본 논문에서는 제안하는 구조의 다중 공진형 컨버터의 기본 설계 기반 입·출력 전압 이득을 확인하고, 설계된 파라미터를 가지고 DC/DC 컨버터 소자의
이론적 분석과 PSIM 시뮬레이션 값을 비교한다. 또한 자계 해석 프로그램인 MAXWELL 시뮬레이션을 통해 인덕터와 변압기 설계를 검증하고, 열
해석 프로그램인 ICEPAK 시뮬레이션을 통해 방열판 설계를 검증한다. 마지막으로 기존 3-Level 부스트 컨버터와의 비교를 통해 제안하는 구조의
다중 공진형 컨버터가 고밀도 측면에서 갖는 이점을 도출한다.
2.1 12kW급 제안하는 구조 기반 공진형 컨버터 설계
표 1. 4개 모듈을 갖는 제안하는 컨버터의 설계 사양
Table 1. Design specifications for proposed converter with 4-modules
|
Contents
|
Data
|
Unit
|
|
Output Power(1-Module)
|
3,000
|
W
|
|
Input Voltage($V_{S}$)
|
400
|
V
|
|
Output Voltage($V_{O}$)
|
167~216
|
V
|
|
Transformer Turns-Ratio(n)
|
2.4
|
|
|
M(=n$V_{O}$/$V_{S}$)
|
1.002~1.296
|
|
|
Output Current
|
13.89~18
|
A
|
기존 3-Level 부스트 컨버터의 출력 전력은 12[kW], 입력 전압($V_{S}$)은 400[V], 출력 전압($V_{O}$)은 추진 및 회생
동작으로 인해 667 ~ 864[V]의 전압 변동 범위를 갖는다. 제안하는 구조와의 비교를 위해 동일한 출력 전력, 입력 전압, 출력 전압 사양으로
제안하는 구조의 다중 공진형 컨버터가 설계되었다.
4개의 모듈을 갖는 12[kW]급 병렬 입력 및 직렬 출력 구조의 다중 공진형 컨버터의 설계 사양은 표 1과 같다. 4개의 모듈을 병렬 입력 및 직렬 출력 구조로 구성하여 1개 모듈 기준으로 입력 전압은 400[V]이며, 출력 전압은 4개로 분배된 것을
표 1을 통해 확인할 수 있다.
수소연료전지-배터리 하이브리드 철도차량의 경우, 추진에너지 및 회생에너지로 인해 승압형 DC-DC 컨버터는 출력 전압 변동 범위가 발생하게 되는데,
공진형 컨버터가 Above 영역에서 동작하게 되면 그림 2(a)와 같이 스위칭 주기($T_{S}$)가 공진 주기($T_{R}$)보다 짧으므로 공진이 끝나기 전에 스위치 오프 동작이 발생하며, 턴-오프 전류가 큼을
알 수 있다. 여기서 VGS는 스위치 온/오프 신호, $i_{LR}$은 1차 측 공진 전류이자 스위치에 흐르는 전류를 의미한다. Above 영역 동작에서는
높은 턴-오프 전류로 인해 스위칭 턴-오프 손실이 커져 스위칭 주파수를 올리는데 한계를 갖는다. 반면 출력 전압 변동 범위 내에서 Below 영역에서
동작하면, 그림 2(b)와 같이 공진 전류($i_{LR}$)가 0[A]가 된 이후에 스위칭 턴-오프 동작을 한다. 따라서 소자의 영전류 턴-오프 스위칭을 성취하게 되고,
작은 스위칭 턴-오프 손실로 인해 스위칭 주파수를 효과적으로 증가시킬 수 있다. 고밀도의 다중 공진형 컨버터를 철도차량에 적용시키기 위해서는 Above
영역의 동작이 아닌 Below 영역 동작이 필수적이다.
그림. 2. (a) Above 영역에서의 턴-오프 전류 (b) Below 영역에서의 턴-오프 전류
Fig. 2. (a) Turn-off current in above region (b) Turn-off current in below region
제안하는 구조의 입·출력 전압 이득은 Fundamental Harmonic Approximation(FHA)을 통해 산정할 수 있으며 식 (1)과 같다(7).
각각 k = $L_{M}$/$L_{R}$, $f_{R}$ = 1/[2π($L_{R}$$C_{R}$)0.5], $f_{S}$는 스위칭 주파수, Q =
π2($L_{R}$/$C_{R}$)0.5/(8n2$R_{O}$), n = NP/NS, $L_{M}$은 변압기의 자화인덕턴스, $L_{R}$은 공진
인덕턴스, $C_{R}$은 공진 커패시턴스, $R_{O}$는 출력 저항, NP와 NS는 변압기의 1차 및 2차 측 턴 수를 의미한다.
그림. 3. 제안하는 컨버터의 입·출력 전압 이득
Fig. 3. Input/output voltage gain in proposed converter
공진 파라미터 설계 기반의 제안하는 컨버터의 입·출력 전압 이득 곡선은 그림 3과 같다. 스위칭 턴-오프 손실이 작은 공진 영역에서 Below 영역으로 동작한다. 입력 전압 400[V]로 167[V] 전압을 출력하기 위한 조건이
입·출력 전압 이득이 낮은 조건이므로, 이 입·출력 전압 사양에서 공진 주파수(=스위칭 주파수) 90[kHz]로 동작한다. 입·출력 전압 이득이 낮은
공진 동작 조건에서 변압기의 턴 수비(n)가 선정되는데, 공진 동작 영역에서는 공진 주파수($f_{R}$)와 스위칭 주파수($f_{S}$)가 동일하므로
식 (1)로부터 입·출력 전압 이득은 $V_{O}$ = $V_{S}$/n이 된다. 따라서 변압기의 턴 수비(n)는 2.4가 된다.
그림 3과 같이 1개 모듈 기준으로 출력 전압은 167[V]에서 216[V]로 변동하며, 출력 전압이 216[V]에서는 높은 입·출력 전압 이득(M=1.296)을
가지며 공진 주파수는 90[kHz]이지만 스위칭 주파수는 64[kHz]가 된다. 즉 스위칭 주기가 공진 주기보다 길기 때문에 Below 영역으로 동작하게
된다.
반면 출력 전압이 167[V]일 때 입·출력 전압 이득(M=1)을 가지며 스위칭 주파수는 공진 주파수와 동일한 90[kHz]로 동작한다.
여기서 그림 3과 같이 입·출력 전압 이득을 만족시키는 공진 파라미터는 $L_{M}$=208.48[μH], $L_{R}$=69.49[μH], $C_{R}$=45[nF],
$f_{R}$=90[kHz], Transformer Turns-Ratio(n)=2.4와 같다. 1차 측 스위치 및 2차 측 다이오드의 손실에 따른
온도 변화를 40[°C] 이내로 고려하여, 최대 스위칭 주파수 및 공진 주파수는 90[kHz]로 선정되었다.
2.1.1 공진형 컨버터의 변압기(T1) 설계
그림. 4. 제안하는 컨버터의 구조도(1-M)
Fig. 4. Structure of proposed converter (1-Module)
변압기 설계에 있어 적합한 전력용량을 가지는 코어 선정이 필수적이다. 일반적으로 코어를 선정하는데 있어서, 코어의 단면적($A_{C}$)과 코어의
창면적($A_{W}$)를 곱한 Area-Product(AP)를 활용하며 식 (2)와 같다.
$i_{LM,max}$는 변압기의 자화인덕터($L_{M}$)에 흐르는 전류의 최대 값, Bmax는 자속 밀도의 최대 값, $i_{LR,r}$은 변압기의
1차 측 권선에 흐르는 실효 전류, $I_{Sec}$,r은 변압기의 2차 측 권선에 흐르는 실효 전류, KU는 점적율, J는 변압기 1차 및 2차
측 권선의 전류 밀도를 의미한다.
그림 5는 1개 모듈 기준 공진형 컨버터의 Mode 1/2 동작에 해당하는 등가회로 및 동작 파형을 나타낸다. Mode 1에서 1차 측 스위치(QP1, QP2)가
동시에 턴-온 된다. 공진 전류($i_{LR}$)가 변압기의 자화인덕터 전류($i_{LM}$)보다 크므로 변압기의 1차 측 Dot 방향으로 전류가
흘러들어가며, 변압기의 2차 측 Dot 방향으로 흘러나온다. 변압기를 통해 2차 측으로 전달된 전류($I_{Sec}$)는 2차 측 다이오드 DS1과
DS2를 통해 출력 커패시터 CO로 전달된다. CO에 걸리는 전압 $V_{O}$가 변압기의 2차 측 Dot 방향으로 인가되며, 변압기의 1차 및 2차
측 턴 수비가 n : 1이라면 변압기의 1차 측 Dot 방향으로 인가되는 전압(VPri), 즉 변압기의 자화인덕터($L_{M}$)에 인가되는 전압은
n×$V_{O}$가 된다. 따라서 자화인덕터 전류($i_{LM}$)는 반 주기(0.5TS) 동안 n×$V_{O}$/$L_{M}$의 기울기로 선형적으로
증가한다. 자화인덕터 전류의 최대 값($i_{LM,max}$)는 자화인덕터 전류의 반이므로, 식 (3)과 같이 표현된다.
그림. 5(a). 1개 모듈 기준 공진형 컨버터의 Mode 1 동작
Fig. 5(a). Equivalent circuit in Mode 1 of resonant converter
그림. 5(b). 1개 모듈 기준 공진형 컨버터의 Mode 2 동작
Fig. 5(b). Equivalent Circuit in Mode 2 of resonant converter
그림. 5(c). 1개 모듈 기준 공진형 컨버터의 동작 파형
Fig. 5(c). Key-waveforms in Mode 1/2 of resonant converter
그림 5에서 살펴볼 수 있듯이, Mode 1과 Mode 2에서 0.5×TS동안 1차 측 스위치 QP1/QP2와 QP3/QP4가 교번으로 턴-온 되므로, 1차
측 인버터 전압(VR)은 ±$V_{S}$인 구형파 모양이 된다. 이는 주기적인 함수이므로 기본파 성분은 1차 측 인버터 전압의 주파수와 동일한 정현파를
형성하게 된다. 공진주파수에서 동작한다고 가정하면 $L_{R}$과 $C_{R}$의 임피던스는 0이 되므로, 1차 측 공진 전류($i_{LR}$)는
1차 측 인버터 전압의 기본파 성분과 1차 측으로 투영된 부하 저항에 의해 그림 5와 같이 전체적으로 정현파 모양을 형성한다.
Mode 1에서 정현파 모양의 1차 측 공진 전류($i_{LR}$)가 선형적으로 증가하는 자화인덕터 전류($i_{LM}$)보다 크므로 변압기의 1차
측 Dot 방향으로 전류가 흘러들어가며, n배 되어 변압기의 2차 측 Dot 방향으로 흘러나온다. 변압기를 통해 2차 측으로 전달된 전류($I_{Sec}$)는
n×($i_{LR}$ - $i_{LM}$)의 정현파 모양이 된다.
반면 Mode 2에서 선형적으로 감소하는 자화인덕터 전류($i_{LM}$)가 정현파 모양의 1차 측 공진 전류($i_{LR}$)보다 크므로 변압기의
1차 측 Un-dot 방향으로 전류가 흘러들어가며, n배 되어 변압기의 2차 측 Un-dot 방향으로 흘러나온다. 변압기를 통해 2차 측으로 전달된
전류($I_{Sec}$)는 n×($i_{LR}$ - $i_{LM}$)의 정현파 모양이 된다.
0.5×TS동안 교번으로 Dot와 Un-dot 방향으로 흘러나오는 정현파 모양의 2차 측 전류($I_{Sec}$, n×($i_{LR}$ - $i_{LM}$))는
2차 측 다이오드 DS1 또는 DS4를 통해 출력으로 전달되므로, 출력으로 향하는 전류(iRec)는 그림 5와 같이 양의 방향으로 정류된 정현파 모양을 갖는다. 출력으로 향하는 전류(iRec)가 출력 커패시터(CO)를 통과하면 출력 전류($I_{O}$)가
되므로, 이 관계를 이용하면 2차 측 전류($I_{Sec}$) 및 iRec의 최대 값은 π×IO/2가 된다.
정현파 모양의 2차 측 전류($I_{Sec}$)의 실효 값($I_{Sec,r}$)은 ‘정현파의 최대 값($I_{Sec,pk}$) 및 실효 값($I_{Sec,r}$)
관계’에 의해 식 (4)와 같이 도출된다.
반면 변압기 1차 측에 흐르는 공진 전류($i_{LR}$)는 1차 측으로 투영된 2차 측 전류($I_{Sec}$)에 자화인덕터 전류($i_{LM}$)의
합으로 표현 가능하지만, 자화인덕턴스가 커서 자화인덕터 전류($i_{LM}$)를 0[A]로 가정하면 $i_{LR}$는 $I_{Sec}$/n이 되며
1차 측 공진 전류($i_{LR}$)의 실효 값($i_{LR,r}$)은 식 (5)와 같다.
식 (2)와 식 (3)으로부터, 코어의 단면적($A_{C}$)은 식 (6)과 같이 도출된다.
식 (6)으로부터 코어의 단면적($A_{C}$)은 출력전압($V_{O}$)이 클수록, 스위칭 주파수($f_{S}$)가 작을수록 큰 값을 가지므로, 높은 출력
전압을 가지며 낮은 스위칭 주파수에서 동작하는 Below 영역이 최악 조건이 된다.
식 (2)로부터 코어의 창면적($A_{W}$)은 1차 및 2차 측 실효 전류($i_{LR,r}$, $I_{Sec,r}$)가 클 때 최악조건이므로, 낮은 출력
전압으로 출력 전류가 커서 상대적으로 실효 전류가 큰 공진 영역에서 설계한다.
표 2. 변압기(T1)의 설계
Table 2. Design for transformer(Worst case: (Core) Below region, (Wire) Resonant region)
|
Contents
|
Calculation
|
Simulation
|
Unit
|
|
$i_{LM,max}$
|
9.7
|
7.1
|
A
|
|
$i_{Sec,r}$
|
20.01
|
20.2
|
A
|
|
$i_{LR,r}$
|
8.33
|
9.2
|
A
|
|
$A_{C}$(Calculation)
|
563
|
$mm^{2}$
|
|
$A_{W}$(Calculation)
|
286
|
$mm^{2}$
|
|
$A_{P}$(Calculation)
|
160,658
|
$mm^{4}$
|
표 2는 식 (2)~(6) 기반의 이론적 계산 값과 PSIM 시뮬레이션 값을 나타내며, 크게 차이가 없는 것을 살펴볼 수 있다.
Bmax는 효율을 고려하여 0.15[T], KU는 0.4, J=3.5[A/$mm^{2}$]로 두고 설계하였다. 턴 수비는 2.4이고 최대 자속밀도(Bmax)
및 코어의 단면적($A_{C}$)을 고려하여, NP=24[Turns], NS=10[Turns]로 각각 선정하였다.
설계된 $A_{C}$와 $A_{W}$를 기반으로, 변압기의 코어로써 삼화 전자의 EE5555S 코어($A_{C}$=418[$mm^{2}$], $A_{W}$=397[$mm^{2}$],
체적=55,279[$mm^{3}$])를 선정하였고, $A_{C}$가 설계 값보다 감소하여 최대 자속밀도(Bmax)는 0.2[T]로 증가하였다.
반면 변압기의 코어 손실은 코어 재질, 자속밀도 변화량, 스위칭 주파수, 코어 체적에 비례하는데 식은 아래와 같다.
PCore는 변압기의 코어 손실, ΔB는 자속밀도 변화량, Ve는 코어의 체적을 의미한다.
k, α, β는 손실 계수를 의미하며 이는 재질에 따라 다른 값을 가진다. 본 설계에서는 낮은 코어 손실 값을 갖는 PL-13 재질을 선정하였으며,
PL-13은 k=0.0595, α=3.1624, β=1.7925이다. ΔB/2=0.2[T], $f_{S}$=64[kHz], Ve=55,279[$mm^{3}$]이므로,
코어 손실은 식 (7)에 의해 8.62[W]가 된다. 여기서 시뮬레이션의 $i_{LM,max}$(7.1[A])를 적용 시, ΔB/2가 감소되어 코어 손실은 3.2[W]가
된다.
변압기의 1차 및 2차 측 권선은 앞에서 설정한 전류 밀도를 기반으로, 0.1[mm]/300[Strands], 0.1[mm]/700[strands]의
Litz Wire가 선정되었으며 1차 및 2차 측 권선 손실은 2.38[W]가 된다.
2.1.2 공진 인덕터($L_{R}$) 설계
변압기와 공진 인덕터는 비슷한 설계 과정을 가지므로, Area-Product(AP)를 이용하여 전력용량에 적합한 코어를 선정한다. 인덕터의 Area-Product(AP)는
코어의 단면적($A_{C}$)과 코어의 창면적($A_{W}$)의 곱으로 식 (8)과 같이 표현한다.
$i_{LR,pk}$는 1차 측 공진 인덕터($L_{R}$)에 흐르는 공진 전류($i_{LR}$)의 최대 값을 나타낸다.
$L_{R}$에 흐르는 전류의 최대 값($i_{LR,pk}$)은 그림 5로부터 2차 측 전류($I_{Sec}$)의 최대 값($I_{Sec,pk}$)에서 턴 수비(n)를 나눈 값이다.
식 (8)로부터 Area-Product(AP)는 1차 측 실효 전류가 클 때 최악조건이므로, 낮은 출력 전압으로 출력 전류가 커서 상대적으로 실효 전류가 큰
공진 영역에서 설계한다.
표 3. 공진 영역에서의 공진 인덕터($L_{R}$) 설계
Table 3. Design for resonant inductor(Worst case: Resonant region)
|
Contents
|
Calculation
|
Simulation
|
Unit
|
|
$i_{LR,pk}$
|
11.8
|
13.1
|
A
|
|
$i_{LR,r}$
|
8.33
|
9.2
|
A
|
|
$A_{P}$(Calculation)
|
32,475
|
$mm^{4}$
|
|
$A_{C}$(Calculation)
|
303
|
$mm^{2}$
|
|
$A_{W}$(Calculation)
|
107
|
$mm^{2}$
|
|
N
|
18
|
Turns
|
앞서 변압기와 유사하게 Bmax는 효율을 고려하여 0.15[T], KU는 0.4, J=3.5[A/$mm^{2}$]로 두고 설계하였다. 최대 자속밀도(Bmax)
및 코어의 단면적($A_{C}$)을 고려하여, N=18[Turns]로 선정하였다.
설계된 $A_{C}$와 $A_{W}$를 기반으로, 공진 인덕터의 코어로써 삼화 전자의 EE4242S 코어($A_{C}$=244[$mm^{2}$],
$A_{W}$=259.5[$mm^{2}$], 체적=25,236[$mm^{3}$])를 선정하였고, $A_{C}$가 설계 값보다 감소하여 최대 자속밀도(Bmax)는
0.19[T]로 증가하였다.
공진 인덕터의 코어 손실은 앞서 변압기와 동일한 방식으로 계산한다. 낮은 코어 손실 값을 갖는 PL-13 재질을 채택하였으며, ΔB/2=0.19[T],
$f_{S}$=64[kHz], Ve=25,236[$mm^{3}$]이므로, 코어 손실은 식 (7)에 의해 3.05[W]가 된다. 여기서 시뮬레이션의 $i_{LR,pk}$(13.1[A])를 적용 시, ΔB/2가 증가되어 코어 손실은 4.3[W]가
된다.
공진 인덕터의 권선은 앞에서 설정한 전류 밀도를 기반으로, 0.1[mm]/300[Strands]의 Litz Wire가 선정되었으며 권선 손실은 0.73[W]가
된다.
2.1.3 1차 측 스위치 설계
스위치 소자의 도통 손실(PCond,FET)은 스위치에 흐르는 실효 전류(iFET,r)와 도통 저항(Rds(on))에 의해 결정되며 식 (9)와 같다. 공진 인덕터에 흐르는 전류의 실효 값($i_{LR,r}$)은 식 (5)이며, 스위치에 흐르는 전류는 공진 인덕터 전류($i_{LR}$)의 절반(0.5TS)에만 해당되므로 1차 측 스위치에 흐르는 실효 전류(iFET,r)는
식 (10)과 같다.
제안하는 구조의 공진형 컨버터는 영전압 스위칭이 가능하지만, 그림 5와 같이 스위치가 턴-오프 되는 시점에 턴-오프 전류($i_{LM,max}$)가 존재하므로 스위칭 턴-오프 손실(POff)이 발생한다. 턴-오프 손실(POff)은
식 (11)과 같이 턴-오프 전류에 해당하는 스위칭 턴-오프 에너지(EOff)와 스위칭 주파수($f_{S}$)의 곱으로 표현할 수 있다.
반면, 스위치에 걸리는 전압스트레스(입력전압, 400[V])와 스위치에 흐르는 최대 전류(최대 공진 전류($i_{LR,pk}$), 13.1[A])를
고려하여, CREE사의 900[V]/36[A]/65[mΩ]급 C3M0065090D 소자를 선정하였다.
표 4. 공진 영역에서의 스위치 손실 계산
Table 4. Total losses on 1EA FET(Worst case: Resonant region)
|
Contents
|
Data
|
Unit
|
|
$i_{FET,r}$(Simulation)
|
6.618
|
A
|
|
$R_{ds(on)}$
|
0.065
|
Ω
|
|
$P_{Cond,FET}$
|
2.847
|
W
|
|
EOff
|
12.97
|
μJ
|
|
$f_{S}$
|
90,000
|
Hz
|
|
$P_{Off}$
|
1.167
|
W
|
|
Total Losses(=$P_{Cond,FET}$+$P_{Off}$)
|
4.014
|
W
|
표 4는 선정된 CREE사의 FET 1개의 손실을 나타낸다. ‘도통 손실(PCond,FET, 2.847[W])’과 ‘90[kHz]의 스위칭 주파수로 구동
시 스위칭 턴-오프 손실(POff, 1.167[W])’의 합인 1개 FET의 전체 손실은 4.014[W]가 된다. 낮은 출력 전압으로 인해 출력 전류가
커서, 상대적으로 실효 전류가 크고, 구동 주파수가 높은 공진 영역에서 스위치에서 발생하는 손실이 가장 큰 조건이 된다.
이는 CREE사 C3M0065090D 소자의 Power Dissipation(PD)의 1/30인 4.16[W]를 초과하지 않도록 스위칭 주파수를 최대로
90[kHz]까지 증가시켜 설계되었다. 제안하는 구조의 공진형 컨버터는 영전압 스위칭이 가능하며, 넓은 출력 전압 범위에서도 공진 영역부터 Below
영역까지 동작하므로 턴-오프 전류가 작아 스위칭 주파수를 크게 증가시킬 수 있는 장점을 갖는다.
2.1.1(변압기 설계)와 2.1.2(공진 인덕터 설계)에서 스위칭 주파수의 증가로 인해, 제안 구조의 공진형 컨버터의 변압기와 공진 인덕터의 자성체
단면적($A_{C}$)을 크게 저감할 수 있다.
2.1.4 2차 측 다이오드 설계
제안하는 구조의 공진형 컨버터는 2차 측이 직렬로 연결되어, 1개 모듈에서 2차 측 다이오드의 전압 스트레스가 작다. 따라서 역회복 성능이 우수한
소자를 선정할 수 있으므로, 제안하는 구조의 공진형 컨버터에서 2차 측 다이오드는 도통 손실만 갖는다. 다이오드의 도통 손실(PCond,Diode)은
식 (12)와 같이 다이오드에 흐르는 평균 전류(iDS1/2/3/4(Avg))와 다이오드의 순방향 전압(VF)의 곱으로 표현할 수 있다.
제안하는 구조의 공진형 컨버터의 2차 측 다이오드에 흐르는 전류(iDS1/2/3/4)는 그림 5와 같이 2차 측 전류($I_{Sec}$)의 절반에 해당되며, 2차 측 정류 전류(iRec)의 평균 전류는 출력 전류($I_{O}$)가 된다. 다이오드에
흐르는 전류는 2차 측 전류($I_{Sec}$)의 절반(0.5TS)에만 해당되므로, 다이오드에 흐르는 평균 전류(iDS1/2/3/4(Avg))는 IO/2가
된다.
다이오드에 걸리는 전압 스트레스(출력전압, 216[V])와 평균 전류($I_{O}$/2, 9[A])를 고려하여, STMicroelectronics사의
650[V]/20[A]급 STPSC40065C-Y 소자를 선정하였다. 낮은 출력 전압에서 출력 전류가 높으므로, 공진 영역에서 다이오드의 도통 손실(PCond,Diode,
8.57[W])이 가장 크게 발생한다.
표 5. 공진 영역에서의 다이오드 손실 계산
Table 5. Loss on 1EA diode(Worst case: Resonant region)
|
Contents(Per 1EA Diode)
|
Data
|
Unit
|
|
$I_{O}$
|
18
|
A
|
|
$i_{DS1/2/3/4(Avg)}$
|
9
|
A
|
|
$V_{F}$@($I_{F}$=4.5[A])
|
0.952
|
V
|
|
$P_{Cond,Diode}$
|
8.57
|
W
|
2.1.5 1차 측 공진 커패시터($C_{R}$) 설계
1차 측 공진 커패시터($C_{R}$)에는 1차 측 공진 전류($i_{LR}$)가 흐르는데, 절반의 주기(0.5TS)동안 공진 커패시터에 흐르는 양의
공진 전류($i_{LR}$)가 클수록 공진 커패시턴스 값이 커지는 최악 조건이 된다.
공진 영역에서는 출력 전압이 낮아서 출력 전류는 높지만, 한 주기 동안 정현파의 전류 모양이 퍼져있다. 반면 Below 영역에서는 출력 전압이 높아서
출력 전류는 낮지만, 그림 2와 같이 한 주기보다 짧은 공진 주기로 인해 공진 영역과 비슷한 크기를 갖는 정현파의 전류 모양이 형성된다. 또한 Below 영역에서는 공진 주기보다
스위칭 주기가 더 크므로, 공진 전류가 0[A]가 된 이후 추가시간 동안에 공진 인덕터에 $C_{R}$, $L_{R}$, $L_{M}$의 공진에 의한
추가적인 전류가 발생한다. Below 영역에서 더 긴 시간 동안 많은 전류가 흐르므로, Below 영역에서 공진 커패시터를 설계하여야 한다.
공진 커패시터를 설계할 때, 공진 커패시턴스, 실효 전류, 전압 스트레스를 고려하는데, 앞서 공진 커패시턴스($C_{R}$, 45[nF]) 및 실효
전류($i_{LR,r}$, 9.2[A])는 설계 되었으므로, 공진 커패시터의 전압 스트레스가 결정되어야 한다.
공진 영역에서 동작한다고 가정하고, 공진 인덕터에 저장된 에너지(0.5×$L_{R}$×$i_{LR,pk}$2)는 공진 커패시터에 저장된 에너지(0.5×$C_{R}$×$V_{CR,pk2}$)와
동일한 관계를 이용하면, 공진 커패시터의 전압 스트레스($V_{CR,pk}$)는 식 (13)과 같고 $V_{CR,pk}$는 514.79[V]가 된다.
공진 커패시턴스, 실효 전류, 전압 스트레스를 고려하여, 1개의 공진 커패시터로써 1[kV]/3.3[nF]/1.1[Arms]/193[mΩ]급 KEMET사의
R76QF1330(1)30(2) 소자가 13개 병렬(42.9[nF]/14.3[Arms])로 설계되었다. 커패시터 병렬 개수, 커패시터에 흐르는 실효
전류, 커패시터의 등가 저항을 고려하면, 13개의 병렬 커패시터에서 발생하는 도통 손실은 1.26[W]가 된다.
2.1.6 2차 측 출력 커패시터(CO) 설계
Below 및 공진 영역 모두 2차 측 전류의 최대 값($I_{Sec,pk}$)이 비슷하지만, Below 영역에서 출력 전압이 높아서 출력 전류($I_{O}$)가
작으므로 출력 커패시터로 흐르는 전류($I_{Sec,pk}$ - $I_{O}$)가 커지므로 최악 조건이 된다.
표 6. Below 영역에서의 출력 커패시터 설계
Table 6. Design for output capacitor(Worst case: Below region)
|
Contents
|
Data
|
Unit
|
|
$i_{CO,r}$(Simulation)
|
12.09
|
A
|
|
$C_{O}$
|
0.7
|
μF
|
|
$V_{CO,pk}$
|
254.64
|
V
|
출력 커패시터는 표 6과 같이 커패시턴스(CO, 0.7[μF]), 실효 전류($i_{CO,r}$, 12.09[A]), 전압 스트레스($V_{CO,pk}$ 254.64[V])를
고려하여, 1개의 출력 커패시터로써 630[V]/0.33[μF]/9[Arms]/7[mΩ]급 KEMET사의 R76PN3330(1)30(2) 소자가 2개
병렬(0.66[μF]/18[Arms])로 설계되었다. 커패시터 병렬 개수, 커패시터에 흐르는 실효 전류, 커패시터의 등가 저항을 고려하면, 2개의
병렬 커패시터에서 발생하는 도통 손실은 0.52[W]가 된다.
2.2 해석 프로그램을 활용한 설계 값 검증
2.2.1 PSIM을 활용한 동작 파형 검증
그림 6은 공진 및 Below 영역에서의 주요 파형인 $i_{LM}$, $i_{LR}$, iD1/D2/D3/D4, $V_{CR}$, $V_{O}$를 나타낸다.
그림 6(a)에서 살펴볼 수 있듯이, 스위칭 주파수(90[kHz])가 공진 주파수(90[kHz])로 동작하며, 출력 전압은 낮은 167[V]로 동작한다. 반면
그림 6(b)에서 스위칭 주파수(64[kHz])가 공진 주파수(90[kHz])보다 낮게 동작하므로, 1차 및 2차 측 공진 전류가 스위칭 주기보다 빨리 종료되며,
Below 영역 동작으로 인해 높은 출력 전압 216[V]로 동작한다.
그림. 6(a). 공진 영역에서의 전압/전류 파형
Fig. 6(a). Voltage/current waveforms in resonant-region
그림. 6(b). Below 영역에서의 전압/전류 파형
Fig. 6(b). Voltage/current waveforms in below-region
2.2.2 Maxwell을 활용한 변압기의 자계 검증
변압기의 코어로써 EE5555S(PL-13)가 선정되었고, 자계 검증을 위해 그림 7과 같이 3D 모델링을 진행하였다.
그림. 7. 변압기 코어(EE5555S) 모델링
Fig. 7. Transformer core(EE5555S) modeling
그림. 8(a). PSIM 시뮬레이션 기반 1차(빨간색) 및 2차(파란색) 측 전압
Fig. 8(a). Primary/secondary voltages obtained by PSIM simulation
그림. 8(b). MAXWELL 시뮬레이션 기반 1차 측 전압
Fig. 8(b). Primary voltage obtained by MAXWELL simulation
그림. 8(c). MAXWELL 시뮬레이션 기반 2차 측 전압
Fig. 8(c). Secondary voltage obtained by MAXWELL simulation
그림. 8(d). MAXWELL 시뮬레이션 기반 코어 손실
Fig. 8. Core loss obtained by MAXWELL simulation
이론적으로 계산한 공극의 길이(1[mm])를 바탕으로 Maxwell Simulation으로 해석한 결과 자화 인덕턴스(LM)는 219.121[μH]이며,
입·출력 전압 이득 기반 요구되는 자화 인덕턴스(LM)는 208.48[μH]와 4.9[%]의 오차를 갖는다.
다음으로 변압기의 모델을 검증을 위해, 설계된 공진 파라미터로 구성된 PSIM에서의 변압기의 1차 및 2차 측 전압과, 그림 7의 변압기 모델링 기반의 Maxwell에서 자속의 변화에 따른 변압기의 1차 및 2차 측에서 유기되는 전압의 유사성을 검증하였다.
그림 8(a)에서 PSIM 시뮬레이션의 1차 및 2차 측 전압이 각각 589.68[V], 217.09[V]이며, 그림 8(b)와 그림 8(c)에서 MAXWELL 시뮬레이션의 1차 및 2차 측 전압이 각각 586.46[V], 224.03[V]이다. 1차 및 2차 측 전압이 각각 0.5[%]와
3.2[%]의 작은 오차를 갖는다. 그림 8(d)에서 MAXWELL 시뮬레이션의 코어 손실의 평균은 2.56[W]로 이론값(3.2[W]) 대비 약 20[%]의 오차를 갖는다.
2.2.3 Maxwell을 활용한 공진 인덕터의 자계 검증
공진 인덕터의 코어로써 EE4242S(PL-13)를 선정되었고, 자계 검증을 위해 3D 모델링을 진행하였다. 이론적으로 계산한 공극의 길이(1.2[mm])를
바탕으로 Maxwell Simulation으로 해석한 결과 공진 인덕턴스($L_{R}$)는 69.18[μH]이며, 입·출력 전압 이득 기반 요구되는
공진 인덕턴스($L_{R}$)는 69.49[μH]와 0.4[%]의 오차를 갖는다.
PSIM 시뮬레이션에서 공진 인덕터에 인가되는 전압이 각각 514.73[V], MAXWELL 시뮬레이션에서 공진 인덕터에 인가되는 전압이 511.76[V]이다.
공진 인덕터에 인가되는 전압이 0.6[%]의 작은 오차를 갖는다. MAXWELL 시뮬레이션의 코어 손실의 평균은 3.64[W]로 이론값(4.3[W])
대비 약 15[%]의 오차를 갖는다.
2.2.4 ICEPAK을 활용한 방열판 설계
표 4와 식 (12)를 통해 계산된 1차 측 스위치와 2차 측 다이오드의 손실인 4.014[W], 13.7[W]를 각각 열원으로 설정한다. 강제 냉각 방식을 위한 FAN으로써,
제안하는 구조의 공진형 컨버터의 높이 및 부피를 고려하여 Delta사의 AFB0712M-A 모델(정격 풍속: 3100[RPM], 부피: (W)70[mm]/(D)25.4[mm]/(H)70[mm](W/D/H))을
선정하였다.
그림. 9(a). 제안하는 컨버터의 시스템 측면도
Fig. 9(a). System side section of proposed converter
그림. 9(b). 스위치, 다이오드, 방열판, 팬 배치도
Fig. 9(b). Layout of switch, diode, heat sink, and fan
본론에서 언급하였듯이, 이산 소자들의 온도 변화가 40[°C]가 넘지 않도록 최대 스위칭 주파수를 90[kHz]로 설계하였으며, 앞에서 선정된 FAN
기반의 방열판의 크기를 (W)145.5[mm]/(D)140[mm]/(H)70[mm]로 설계하였고, 1개 모듈의 공진형 컨버터는 그림 9와 같다.
그림 9(a)와 같이 모델링된 제안하는 구조의 컨버터를 열 해석한 결과, 그림 10과 같이 정상 상태에서 이산 소자들의 온도 결과를 얻었다. 그림 9(b)의 우측 상단 영역이 1차 측 스위치(QP1, QP2, QP3, QP4)이고, 하단 영역이 2차 측 다이오드(DS1, DS2, DS3, DS4)이며
FAN의 바람 방향은 화살표와 같다.
그림. 10. 이산 소자의 정상 상태 온도 해석 결과
Fig. 10. Temperature analysis result at steady state in discrete device
그림 10을 통해 1차 측 스위치 및 2차 측 다이오드의 Case 최고 온도($T_{C}$)는, 각각 그림 9(b)의 상단 부의 4번 위치에서 43.78[°C]이며 그림 9(b)의 하단 부의 4번 위치에서 53.44[°C]이다.
스위치 및 다이오드의 Junction 온도(Tj, $T_{C}$+Rth×PSwitch/Diode)는 열저항(Rth)과 스위치 및 다이오드의 손실(PSwitch/Diode)의
곱을 ‘시뮬레이션으로 도출된 케이스 온도($T_{C}$)’에 더해주면 구할 수 있으며, 스위치와 다이오드의 Junction 온도(Tj, $T_{C}$+Rth×PSwitch/Diode)는
각각 47.79[°C], 61.66[°C]가 된다.
이는 외기온도 25[°C] 조건에서 설계 스위칭 주파수, 강제 냉각 방식의 방열판에 의해, 스위치와 다이오드의 Junction 온도 변화량은 각각
22.79[°C], 36.66[°C]이며, 이산 소자들의 Junction 온도 변화가 40[°C] 이내에서 발생하는 것을 살펴볼 수 있다.