1. 서 론

한국 전기철도 급전시스템은 한국전력공사로부터 3상 154 kV를 수전 받아 한국철도공사 변전소에서 스코트 변압기를 이용해 두 개의 단상으로 변환하여 급전선을 통해 열차에 전기를 공급하고 있다. 스코트 변압기의 특성은 2차 측 M(Main)상, T(Teaser)상의 부하가 같을 때 1차 측 3상 전압은 평형 상태이지만, 두 상의 부하가 다를 경우 3상 전압은 불평형이 된다^[1,2].

이러한 전압 불평형은 역상 전류로 인한 철도 급전시스템과 연계되어있는 회전기에 절연열화가 발생하여 정격용량 감소 및 수명 단축 등 악영향을 미치게 된다. 이를 해결하기 위한 3상 계통에 적용하는 불평형 개선 장치는 3상 측 불평형 문제는 해결되지만, 단상 측 불평형은 개선되지 않는다. 이에 반해 단상 계통에 적용하는 불평형 개선 장치는 3상 계통과 단상 계통의 불평형을 개선할 수 있다^[1].

전기철도용 단상 능동형 밸런서(RPC, Railway Power Conditioner)의 토폴로지는 2레벨 컨버터와 3레벨 컨버터 등이 있다. 3레벨 컨버터는 기존 2레벨 컨버터에 비해 낮은 정격의 스위칭 소자를 사용할 수 있어 스위칭 소자의 부담이 저감되고, 고전압 대용량 컨버터 적용에 용이한 장점이 있다^[4]. 또한 전압의 레벨이 증가함에 따라 정현파에 가까운 출력 전압 파형을 얻어 고조파 특성이 개선된다^[3].

이러한 장점으로 본 논문에서는 능동형 밸런서에 3레벨 컨버터를 적용하였다. 하지만, 3레벨 컨버터는 이상적이지 않은 DC Link 커패시턴스, 균일하지 않은 DC Link 커패시터의 초기 충전 상태, 기생 인덕턴스로 인한 전압 강하 등의 이유로 upper capacitor와 lower capacitor의 전압 불평형이 발생한다^[3]. DC Link 전압 불평형 발생 시 대전류가 발생하여 스위칭 소자 등 전력 장치 파손 우려가 있으며, 출력 전류 및 전압 파형에 왜곡이 발생하므로 반드시 억제하여야 한다^[4]. 기존 3레벨 컨버터 DC Link 불평형을 개선하는 방법은 외부 밸런싱 회로(RLC)를 추가하는 방식이었으나 이러한 방식은 추가 비용 발생이 불가피하며, 대용량의 경우 설치 공간을 확장하여야 한다[5,6,7]. 본 논문은 추가적인 회로 없이 알고리즘 적용만으로 불평형을 개선하는 기법을 제시한다. 또한 PSCAD 모델링 및 시뮬레이션을 통해 불평형 개선을 검증하였고, 7kW급 RPC 시스템에 적용 시험함으로써 제안한 알고리즘의 유효성을 검증하였다.

2. 3레벨 컨버터 스위칭

단상 3레벨 컨버터는 그림 1과 같다. 2개의 Pole로 구성되었으며, 각 Pole은 4개의 IGBT와 2개의 NPC(Neutral Point Clampled) Diode, 두 캐패시터 Vc1과 Vc2 사이에 중성점을 포함한다.

본 논문의 단상 3레벨 컨버터의 스위칭 동작은 SPWM(Sinusoidal Pulse Width Modulation) 방식으로 제어기 출력 레퍼런스와 케리어와의 비교를 통해 결정된다. 레퍼런스가 케리어보다 더 클 경우 스위치가 High이며 2개의 케리어가 Level Shift로 그림 2와 같이 구성되어 있고, 2개의 레퍼런스(ref_a, ref_b)가 각 케리어와 비교되어 스위칭 상태를 결정한다^[1,8]. 그림 1의 S11 및 S21은 그림 2의 상단 케리어를 이루고, S12 및 S22은 하단 케리어를 이룬다. S13은 S11과 상보 동작하고, S14는 S12와, S23은 S21과, S24는 S22와 상보 동작한다^[8]. ref_a는 컨버터 입력 전압과 동일 위상이며 ref_b와 크기는 같고 극성이 반대인 레퍼런스이다^[9].

그림 1. 단상 3레벨 NPC 컨버터 구성

Fig. 1. Single phase 3-Level NPC Converter configuration

그림 2. 단상 3레벨 컨버터 스위칭 상태^[1,8]

Fig. 2. Single phase 3-Level Converter Switching state

그림 2 스위칭 상태를 고려하면, 단상 3레벨 NPC의 스위칭 동작 경우의 수는 그림 3과 같이 총 7 가지이다^[8].

그림 3. 스위칭 상태에 따른 스위칭 경우의 수^[8,9]

Fig. 3. Number of switching cases based on switching status

그림 3의 스위칭 경우의 수를 보면 upper capacitor(Vc1)의 충전 및 방전 시간은 (a), (d)에서 Upper Leg의 스위치(S11, S12, S21, S22) 펄스 폭에 따라 결정된다. lower capacitor(Vc2)의 충전 및 방전 시간은 (c), (e)에서 Lower Leg의 스위치(S13, S14, S23, S24) 펄스 폭에 따라 결정된다. 그림 2에서 Upper Leg의 스위치 펄스 폭과 Lower Leg의 스위치 펄스 폭은 반비례 관계이므로 Vc1와 Vc2의 충전 및 방전 시간은 반비례 관계임을 알 수 있다.

3. 제안하는 밸런싱 알고리즘

제안한 알고리즘은 제어주기마다 전력의 방향에 따라서 Vdc_ upper(upper capacitor 전압) 및 Vdc_lower(lower capacitor 전압)의 차이를 보상하는 밸런싱 offset만큼 충전 및 방전 시간을 조절하여 DC Link 전압 불평형을 개선한다.

3레벨 NPC는 전력 관점에서 컨버터 기준으로 전력이 양(Positive)의 부호이면 DC Link 캐패시터를 충전하고, 전력이 음(Negative)의 부호이면 방전한다. 따라서 DC Link 불평형을 개선하기 위해선 표 1 밸런싱 동작 모드에서 충전 시 Vdc_upper가 Vdc_lower보다 높은 상태라면, Upper Leg 스위치 펄스 폭을 감소시키고 Lower Leg 스위치 펄스 폭을 증가시켜야 한다. 또한 Vdc_upper가 Vdc_lower보다 낮은 상태라면 Upper Leg 스위치 펄스 폭을 증가시고 Lower Leg 스위치 펄스 폭을 감소시켜야 한다. 방전 시 Vdc_upper가 Vdc_lower보다 높은 상태라면, Upper Leg 스위치 펄스 폭을 증가시키고, Lower Leg 스위치 펄스 폭을 감소시켜야 한다. 또한 Vdc_upper가 Vdc_lower보다 낮은 상태라면 Upper Leg 스위치 펄스 폭을 감소시키고, Lower Leg 스위치 펄스 폭을 증가시킴으로써 DC Link 전압 불평형을 개선할 수 있다. 충전 및 방전 시간 제어는 레퍼런스에 Vdc_upper와 Vdc_lower 차이를 0으로 제어하는 밸런싱 offset을 표 1과 같이 연산함으로써 가능하다.

그림 4. DC Link 평형 시 충전 및 방전 펄스 파형 (a)충전 시 (b)방전 시

Fig. 4. Charge and discharge pulse waveforms during dc link balance (a)When charging (b) When discharging

그림 4에서 DC Link 전압이 평형하기 때문에 전력 부호가 양인 (a)는 Upper Leg와 Lower Leg의 충전 펄스 폭이 동일하고, 전력 부호가 음인 (b)는 Upper Leg와 Lower Leg의 방전 펄스 폭이 동일하다.

그림 5. Vdc_upper이 Vdc_lower보다 클 경우 충전 및 방전 펄스 파형 (a)충전 시 (b)방전 시

Fig. 5. Charge and discharge pulse waveforms When Vdc_upper is greater than Vdc_lower (a)When charging (b) When discharging

그림 5에서 Vdc_upper이 Vdc_lower보다 크기 때문에 전력 부호가 양인 (a)는 Upper Leg와 충전 펄스 폭을 줄이고 Lower Leg의 충전 펄스 폭을 증가시켜야 하므로 레퍼런스에서 Vdc_upper와 Vdc_lower의 차이를 0으로 제어하는 offset만큼 감소시켜야 한다. 반대로 전력 부호가 음인 (b)는 Upper Leg의 방전 펄스 폭을 증가시키고 Lower Leg의 방전 펄스 폭을 감소시켜야 하므로 레퍼런스에서 offset만큼 증가시켜야 한다.

그림 6. Vdc_upper이 Vdc_lower보다 작을 경우 충전 및 방전 펄스 파형 (a)충전 시 (b)방전 시

Fig. 6. Charge and discharge pulse waveforms When Vdc_upper is less than Vdc_lower (a)When charging (b) When discharging

그림 6에서 Vdc_upper이 Vdc_lower보다 작기 때문에 전력 부호가 양인 (a)는 Upper Leg와 충전 펄스 폭을 증가시키고 Lower Leg의 충전 펄스 폭을 감소시켜야 하므로 레퍼런스에서 offset만큼 증가시켜야 한다. 반대로 (b)는 Upper Leg의 방전 펄스 폭을 감소시키고 Lower Leg의 방전 펄스 폭을 증가시켜야 하므로 레퍼런스에서 offset만큼 증가시켜야 한다.

그림 7. 제어 알고리즘 구조

Fig. 7. Control algorithm configuration

DC Link 커패시터의 전압을 유지하기 위한 전압 제어기가 필요하다. 전압 제어기는 그림 7에서 전압 지령치(Vdc_ref)와 계측된 피드백 전압(V_DC Link_sensing)의 오차를 0으로 제어하기 위해 PI Controller를 사용하고, DC Link가 전압 지령치 값을 유지하기 위한 기준 전류(Iqe_ref)를 얻는다.

단상 컨버터이기 때문에 APF(ALL Pass Filter)를 사용하여 90˚ 지연된 가상의 q축을 만들어 주며, dq축 동기 좌표로 변환한다. dq축 동기 좌표로 변환한 값은 기준 전류(Iqe_ref)와 비교되어 PI Controller를 통해 보상된 값이 출력된다. 보상된 값은 dq 역변환을 통해 계통으로부터 공급받는 컨버터 입력 전압과 동일 위상인 레퍼런스(ref_a)와 레퍼런스에서 동일 크기의 반대 위상인 ref_b를 출력한다.

전력의 방향에 따라 DC Link 전압 불평형을 보상하는 밸런싱 offset을 제어주기마다 각 레퍼런스(ref_a, ref_b)에 연산하여 PWM 발생기의 기준전압(V_ref_a, V_ref_b)으로 출력되어 DC Link 전압 불평형을 개선한다. 전력 부호 판단 기준은 컨버터 입력 전압과 동일 위상인 ref_a와 계측한 컨버터 입력 AC 전류(Iac_sensing)의 곱의 부호로 판단한다.

전력이 양수인 충전 상태에서 Vdc_upper가 Vdc_lower보다 큰 경우, 그림 7의 Vdc_upper와 Vdc_lower 차이를 0으로 제어하는 밸런싱 알고리즘 PI 제어기(이하 밸런싱 PI 제어기) 출력은 양의 부호이다. Upper Leg의 충전 펄스 폭을 감소시키고 Lower Leg 충전 펄스 폭을 증가시키기 위해 밸런싱 PI 제어기 출력에 –1을 곱함으로써 밸런싱 offset은 음수가 되어 Upper Leg 스위치 펄스 폭을 감소시키고, 반대로 Lower Leg스위치 펄스 폭을 증가시켜 DC Link 불평형을 개선할 수 있다. 전력이 양수인 충전 상태에서 Vdc_upper가 Vdc_lower보다 작은 경우 그림 7의 밸런싱 PI 제어기 출력은 음의 부호이다. Upper Leg의 충전 펄스 폭을 증가시키고 Lower Leg 충전 펄스 폭을 감소시키기 위해 그림 7의 밸런싱 PI 제어기 출력에 –1을 곱함으로써 밸런싱 offset은 양수가 되어 Upper Leg 스위치 펄스 폭을 증가시키고, 반대로 Lower Leg 스위치 펄스 폭을 감소시켜 DC Link 불평형을 개선할 수 있다.

전력이 음수인 방전 상태에서 Vdc_upper이 Vdc_lower보다보다 큰 경우 그림 7의 밸런싱 PI 제어기 출력은 양의 부호이다. Upper Leg의 방전 시간을 증가시키고 Lower Leg의 방전 시간을 감소시키기 위해 밸런싱 PI 제어기 출력에 1을 곱함으로써 밸런싱 offset은 양수가 되어 Upper Leg 스위치 펄스 폭을 증가시키고, 반대로 Lower Leg 스위치 펄스 폭을 감소시켜 DC Link 불평형을 개선할 수 있다. 전력이 음수인 방전 상태에서 Vdc_upper이 Vdc_lower보다 작은 경우 그림 7의 밸런싱 PI 제어기 출력은 음의 부호이다. Upper Leg의 방전 시간을 감소시키고 Lower Leg의 방전 시간을 증가시키기 위해 밸런싱 PI 제어기 출력에 1을 곱함으로써 밸런싱 offset은 음수가 되어 Upper Leg 스위치 펄스 폭을 감소시키고, 반대로 Lower Leg 스위치 펄스폭을 증가시켜 DC Link 불평형을 개선할 수 있다.

4. 시뮬레이션 결과

그림 8은 제안한 방법의 유효성을 검증하기 위해 전기철도용 전력보상장치로 사용되는 단상 3레벨 컨버터를 PSCAD 시뮬레이션으로 구성하였다. 스코트 변압기 1차 측에 3상 계통이 공급되어 2차 측으로 2개의 단상 계통이 출력되며, M, T상 각각에 컨버터가 백투백으로 연결되어 있는 구조이다. T상 컨버터에 전류 지령치 인가 시 M상 컨버터에 밸런싱 알고리즘 적용 유무 결과를 비교한다.

그림 8. 단상 3-Level NPC 컨버터 시뮬레이션 회로

Fig. 8. Single phase 3-Level NPC converter simulation circuit

그림 9. 밸런싱 알고리즘 미적용 시뮬레이션 파형 (a)컨버터 출력 전압 (b)AC 입력 전류 (c)DC Link 전압

Fig. 9. Simulation waveform without Balancing algorithm (a)converter output voltage (b)AC input current (c)DC Link voltage

그림 10. 밸런싱 알고리즘 미적용 시뮬레이션 확대 파형 (a)컨버터 출력 전압 (b)AC 입력 전류 (c)DC Link 전압

Fig. 10. Enlarged simulation waveform without Balancing algorithm (a)converter output voltage (b)AC input current (c)DC Link voltage

그림 11. 밸런싱 알고리즘 적용 시뮬레이션 파형 (a)인버터 출력 전압 (b)AC 입력 전류 (c)DC Link 전압

Fig. 11. Simulation waveform with Balancing algorithm (a)converter output voltage (b)AC input current (c)DC Link voltage

그림 12. 밸런싱 알고리즘 적용 시뮬레이션 확대 파형 (a)인버터 출력 전압 (b)AC 입력 전류 (c)DC Link 전압

Fig. 12. Enlarged simulation waveform with Balancing algorithm (a)converter output voltage (b)AC input current (c)DC Link voltage

그림 9 및 그림 10은 T상 컨버터에 7kW 전류 지령치 인가 시 밸런싱 알고리즘 미적용한 M상 컨버터 파형이다. 그림 10 확대 파형에서 Vdc_upper와 Vdc_lower 차이가 최대 4.2V 발생하였다. 그림 11 및 그림 12은 동일 조건에 밸런싱 알고리즘을 적용한 M상 컨버터 파형이다. 그림 10 확대 파형에서 Vdc_upper와 Vdc_lower 차이가 최대 1V 미만으로 제어하여 추가 밸런싱 회로 삽입 없이 제안한 알고리즘 적용만으로 전압 불평형이 3.2V 및 $[(4.2-1)÷ 4.2\times 100]=76.19%$ 개선되었다.

5. 시험 결과

시뮬레이션과 동일 회로 적용 및 밸런싱 알고리즘 유무 파형을 비교하여 제안한 밸런싱 알고리즘 성능을 검증한다.

그림 16 및 그림 17은 T상 컨버터에 7kW 전류 지령치 인가 시 밸런싱 알고리즘 미적용한 M상 컨버터 파형이다. 그림 17 확대 파형에서 Vdc_upper와 Vdc_lower 차이가 최대 13V 발생하였다. 그림 18 및 그림 19는 동일 조건에 밸런싱 알고리즘을 적용한 M상 컨버터 파형이다. 그림 19 확대 파형에서 Vdc_upper와 Vdc_lower 차이가 최대 1V 미만으로 제어하여 추가 밸런싱 회로 삽입 없이 제안한 알고리즘 적용만으로 전압 불평형이 12V 및 $[(12-1)÷ 12\times 100]=91.67%$ 개선되었다. 전기철도용 단상 능동형 밸런서 설계 및 제안한 알고리즘 적용만으로 시뮬레이션 및 실험을 통해 DC Link 전압 불평형을 76.19% 및 91.67% 개선함으로써 성능을 검증했다.

그림 13. 스코트 변압기

Fig. 13. Scott transformer

그림 14. 컨버터 스택 (좌) : T 상 (우) : M 상

Fig. 14. Converter stack (left) : Teaser

그림 15. 필터용 리액터

Fig. 15. Reactor for filter

그림 16. 밸런싱 알고리즘 미적용 시험 파형 (a)인버터 출력 전압 (b)AC 입력 전류 (c)DC Link 전압

Fig. 16. Test waveform without Balancing algorithm (a)converter output voltage (b)AC input current (c)DC Link voltage

그림 17. 밸런싱 알고리즘 미적용 시험 확대 파형 (a)인버터 출력 전압 (b)AC 입력 전류 (c)DC Link 전압

Fig. 17. Enlarged test waveform without Balancing algorithm (a)converter output voltage (b)AC input current (c)DC Link voltage

그림 18. 밸런싱 알고리즘 적용 시험 파형 (a)인버터 출력 전압 (b)AC 입력 전류 (c)DC Link 전압

Fig. 18. Test waveform with Balancing algorithm (a)converter output voltage (b)AC input current (c)DC Link voltage

그림 19. 밸런싱 알고리즘 적용 시험 확대 파형 (a)인버터 출력 전압 (b)AC 입력 전류 (c)DC Link 전압

Fig. 19. Enlarged simulation waveform with Balancing algorithm (a)converter output voltage (b)AC input current (c)DC Link voltage

5. 결 론

본 논문은 단상 3레벨 NPC 백투백 컨버터의 DC Link 전압 불평형 개선하는 새로운 제어 알고리즘을 제안하였다. 제안한 방법은 외부 회로 추가 없이 전력의 흐름과 DC Link의 각 캐패시터의 전압 차이에 따라 충전 및 방전 시간을 제어하는 것이다. 기존 외부 밸런싱 회로 추가로 삽입하여 DC Link 전압 불평형을 개선하는 방식과 성능 차이는 없지만 비용 절감, 외부 회로 추가 없이 알고리즘 적용의 용이성, 설치 면적 감소의 장점이 있다. 또한 전기철도용 단상 능동형 밸런서 설계 및 제안한 알고리즘을 적용한 시뮬레이션 및 실험을 통해 성능을 검증 결과 3레벨 NPC 컨버터에서 제안한 알고리즘은 필수적인 것으로 사료된다. 이에 본 연구가 3레벨 NPC 컨버터 연구에 대한 활용 자료로 사용되기를 기대한다.