이지호
(Ji-Ho Lee)
1iD
강경수
(Kyeong-Soo Kang)
1iD
박지환
(Ji-Hwan Park)
1iD
박찬진
(Chanjin Park)
1iD
이수연
(Soo-Yeon Lee)
†iD
-
(Dept. of Electrical and Computer Engineering, SOFT Foundry Institute, Seoul National
University, Seoul, Korea.)
Copyright © The Korea Institute for Structural Maintenance and Inspection
Key words
Thin-film transistors (TFTs), low temperature poly crystalline silicon (LTPS), subthreshold swing (SS), active matrix organic light emitting diode(AMOLED), short-term image sticking (STIS)
1. 서 론
LTPS(low-temperature polycrystalline silicon) TFT(thin-film transistor)는 산화물 반도체,
비정질 실리콘 대비 높은 이동도를 가진다. 이로 인해, LTPS TFT는 높은 화소 밀도를 필요로 하는 소형 AMOLED(active matrix
organic light emitting diode) 디스플레이 패널에 널리 적용되고 있다 [1]-[3]. 하지만 LTPS TFT 화소 회로 기반 AMOLED 디스플레이에서는 short-term image sticking (STIS) 문제가 존재한다.
STIS는 구동 화면이 전환될 때 이전 구동 화면의 영향이 현재 화면에 잔상처럼 특정 시간 동안 남아 있는 현상이다 [4]-[5]. 대표적으로 white와 black 계조가 섞인 chess board test image를 단기간 화면에 출력한 후 전체 화면을 중간 계조로 전환했을
때, 이전 chess board test image의 영향이 화면에 존재하다가 특정 시간 이후 사라지는 것을 확인할 수 있다 [4]-[8]. 이러한 STIS 현상은 순간적으로만 존재하기 때문에, 장기적인 OLED 열화 등에 의해 나타나는 회복 불가능한 잔상과는 다른 관점에서 분석해야
한다.
화소 내에서 구동용 LTPS TFT는 OLED에 전류를 공급하는 역할을 수행하며 각 화소의 휘도를 제어한다. 따라서 단기 스트레스에 의한 LTPS
TFT의 전기적 특성 변화를 파악하는 것은 디스플레이 구동 중 발생하는 STIS 현상을 이해함에 있어 중요하다. 대부분의 논문들에서는 LTPS TFT의
문턱전압 변화에 의한 hystersis 현상을 STIS의 주된 원인으로 제시한다 [6]-[8]. 하지만 실제 LTPS TFT 기반 AMOLED 디스플레이에서는 내부 보상 화소 회로가 매 frame마다 문턱 전압을 보상하기 때문에, TFT의
문턱 전압 변화로 인한 순간적인 휘도 변화가 나타나기는 어렵다. 소형 AMOLED 디스플레이 내 구동용 LTPS TFT의 사용 전류 범위는 subthreshold
영역이므로, SS의 변화는 LTPS TFT의 전류변화에 직접적인 영향을 미친다. 하지만 SS의 변화는 보상회로에서 추가적인 보상을 진행하지 않는다.
따라서 단기적인 SS 열화는 디스플레이 패널의 순간적인 밝기 변화를 야기할 수 있다. 그리하여 본 연구에서는 계조별 전압, 온도 스트레스를 LTPS
TFT에 단기적으로 인가했을 때 발생하는 subthreshold swing(SS) 변화에 집중하고자 한다.
2. 본 론
2.1 단기 계조별 전압 및 온도 스트레스 측정 조건
단기 계조별 전압 및 온도 스트레스에 따른 LTPS TFT의 전기적 특성을 분석하기 위해 삼성전자 LSI 사업부를 통해 갤럭시 S23 Ultra 기종
2대를 지원받았다. 각 패널 내에는 단일 LTPS TFT를 측정할 수 있는 test evaluation group(TEG)가 있고, TEG 내 한
개의 구동용 LTPS TFT(width = 30 $\mu$m, length = 400 $\mu$m) 샘플이 있어, 총 두 개의 구동용 LTPS TFT
샘플에 대한 단기 열화를 측정하였다. 실리콘/게이트 산화막 사이 초기 계면 상태에서 스트레스를 인가해야 소자의 단기 특성 열화를 정확하게 반영할 수
있다고 판단하여 각 샘플 별 단기 전압 및 온도 스트레스 조건에 대해 1회씩 측정하였다.
2.2 단기 계조별 전압 스트레스에 따른 LTPS TFT의 전기적 특성 변화
본 논문에서는 LTPS TFT에 black 및 white 계조에 해당하는 전압을 단기적으로 인가했을 때 발생하는 소자의 특성 변화를 확인했다. 각
계조 별 전압 조건은 black 계조는 $V_{GS}$ = 0 V, $V_{DS}$ = -10 V, white 계조는 $V_{GS}$ = -5 V,
$V_{DS}$ = -5 V 로 설정했으며, 각 전압 조건에 대해 상온에서 10분 동안 스트레스를 인가했다. 해당 전압 조건은 7T1C 구조의 LTPO(low
temperature poly-Si oxide) 화소 회로 [9] 시뮬레이션 결과를 바탕으로 결정했다. 스트레스 인가 이후 TFT 소자의 전달 특성(transfer curve characteristic)을 측정하는
과정에서 추가 열화가 발생하는 것을 최소화하기 위해, 스트레스 인가 후 소자 특성을 확인하기 위한 전류 측정 범위를 1 pA ~ 100 nA 수준의
subthreshold 영역으로 제한했다.
그림 1(a)와 (b)는 각각 black과 white 단기 계조별 전압 스트레스 인가 전후의 전달 특성을 보여준다. 문턱 전압의 경우, black 계조 스트레스
인가 후에는 양의 방향으로 이동했지만, white 계조 스트레스 인가 후에는 음의 방향으로 이동했다. 이는 black 계조 게이트 스트레스 전압이
문턱 전압 대비 양의 전압이기 때문에 PBS(positive bias stress)로 작용하는 반면, white 계조 게이트 스트레스 전압은 문턱
전압 대비 음의 전압이기 때문에 NBS(negative bias stress)로 작용한다고 분석할 수 있다.
그림 1. 10분간 (a) black, (b) white 계조별 전압 스트레스 인가 전후, LTPS TFT의 transfer curve 변화
Fig. 1. Transfer curve characteristics of the LTPS TFT before and after 10 minuites
of (a) black and (b) white voltage stress
한편, 그림 2는 계조별 단기 스트레스를 인가할 경우 SS가 변화하며, 이러한 SS 변화 경향성이 white와 black 계조에서 반대로 나타남을 보여준다. Black
계조 스트레스를 인가한 경우 SS는 약 0.2% 증가했고, white 계조 스트레스를 인가한 경우 약 0.4% 감소했다. 상온에서 계조별 단기 스트레스에
따른 SS 변화는 실리콘/게이트 산화막 사이 계면의 단위 면적당 전하 $Q_{i}$(effective net interface trap charge)가
게이트 전압에 따라 변화하기 때문으로 설명할 수 있다. 계면 트랩은 실리콘과 산화막 사이에서 형성되는 Si dangling bond로 인해 발생하며
[10], acceptor-like state(-/0)와 donor-like state(0/+)로 구분할 수 있다. 계면 트랩이 $E_{CNL}$(charge
neutral level)보다 높은 에너지 상태를 가지면 acceptor state, $E_{CNL}$ 보다 낮은 에너지 상태이면 donor state로
정의한다. 실리콘의 경우, $E_{CNL}$은 VBM(valance band maximum)으로부터 0.2 eV 위에 위치한다 [11]. 한편, 두 계면 트랩 state의 총 알짜 전하량이 $Q_{i}$로 표현되며, 이 전하량은 표면 전위($\phi_{s}$)의 변화에 따른 실리콘
계면에서의 페르미 레벨($E_{F}$)과 $E_{CNL}$의 차이에 의해 결정된다.
그림 2. 10분간 black, white 계조별 전압 스트레스 인가 전후, LTPS TFT의 SS 변화
Fig. 2. SS variation of the LTPS TFT before and after 10 minuites of black and white
voltage stress
그림 3(a), 3(b)에서는 각각 black 및 white 계조 스트레스 조건에 따른 MOS(metal-oxide-semiconductor) 에너지밴드 다이어그램
구조를 보여준다. Black과 white 계조 스트레스 환경 모두 $E_{F}$가 $E_{CNL}$ 보다 높은 레벨에 위치하므로 acceptor-like
state가 형성된다. White 계조 스트레스는 NBS로 작용하므로 인가하는 $V_{GS}$의 크기가 증가할수록 실리콘 표면에서 $E_{F}$와
$E_{CNL}$ 사이가 가까워지며 $Q_{i}$가 감소한다. 반면 black 계조 전압의 경우 PBS로 작용하므로, $V_{GS}$ 크기가 증가할수록
실리콘 표면에서 $E_{F}$와 $E_{CNL}$ 사이가 멀어지면서 $Q_{i}$가 증가한다. 이러한 $Q_{i}$의 변화가 $C_{i}$(interface
trap capacitance)를 형성하며 이는 산화막과 반도체 사이 표면 전위가 $\phi_{s}$일 때, 다음과 같은 관계식으로 표현할 수 있다.
결과적으로 $C_{i}$는 실리콘 표면에 형성되는 반전층의 농도에 영향을 미치므로, SS가 변화한다. 이때, interface trap state에
따른 SS 관계식은 다음과 같다.
절대적인 SS 변화량은 크지 않지만, 1 pA ~ 100 nA 수준의 subthreshold 영역 내 data 전류 범위를 고려해보았을 때 작은 SS
변화로도 순간 잔상을 유발하는 휘도 오차가 발생할 수 있다.
그림 3. (a) black, (b) white 계조 전압 조건에 따른 MOS 에너지 밴드 다이어그램
Fig. 3. Energy band diagram of MOS structure under (a)black, and (b) white gray level
voltage stress conditions
2.3 단기 온도 스트레스에 따른 LTPS TFT의 전기적 특성 변화
본 논문에서는 LTPS TFT에 단기적인 온도 스트레스를 인가했을 때 발생하는 소자의 특성 변화 또한 확인했다. 온도 범위는 30 ℃에서 70 ℃
까지 10 ℃ 간격으로 설정했으며, 10분간 온도 스트레스를 인가한 후 전달 특성을 측정하는 방식으로 특성 변화를 관찰했다. 전류 측정 범위는 2.1절과
동일한 subthreshold 영역으로 설정했다. 그림 4(a)는 단기 온도 스트레스를 인가하였을 때의 전달 특성을 보여주며, 온도가 증가할수록 문턱 전압이 양의 방향으로 이동함을 확인할 수 있다. 실리콘 반도체
내에 온도와 진성캐리어 농도 $n_{i}$는 다음과 같은 관계를 갖는다.
수식(3)에 의하면 온도가 증가함에 따라 $n_{i}$가 증가하므로, 진성 페르미 레벨($E_{i}$)와 $E_{F}$의 차이인 $\phi_{B}$가 감소한다.
따라서 $\phi_{s}=2\phi_{B}$ 되는 $V_{TH}$ 값이 감소한다. 그림 4(b)는 온도에 따른 SS 변화 경향성을 나타내며, 온도가 높아짐에 따라 SS가 선형적으로 증가하는 경향성을 확인할 수 있다. 이러한 비례 관계는 수식(2)을 통해 예측한 결과와 일치한다. 한편, LTPS TFT의 경우 온도가 증가할수록 결정립계(grain boundary) 트랩이 증가하는데, 이러한
결정립계 트랩의 증가 또한 $C_{i},\: C_{dep}$의 변화에 추가적인 영향을 주어 SS를 변화시킬 수 있다 [12].
그림 4. 30℃ ~ 70℃ 단기 온도 스트레스에 따른 LTPS TFT의 (a) transfer curve 변화, (b) SS 변화율
Fig. 4. Change in (a)transfer curve and (b) SS according to 30℃ ~ 70℃ short-term temperature
stress
3. 결 론
본 논문에서는 OLED에 전류를 공급하는 LTPS TFT의 계조별 단기 전압, 온도 스트레스에 따른 특성 변화를 측정함으로써, 화소 회로 내 구동
트랜지스터 특성의 측면에서 STIS 현상의 원인을 제시했다. 화소 회로 시뮬레이션을 통해 추출한 black 및 white 계조에서의 노드 전압 값을
기반으로 전압 스트레스 조건을 설정했고, 30 ℃에서 70 ℃ 까지 10 ℃ 간격으로 온도 스트레스 조건을 설정했다. 이러한 스트레스 조건을 10분
동안 인가한 경우, 문턱 전압과 SS가 모두 변하는 것을 관찰할 수 있었다. 하지만 문턱 전압 변화는 화소 회로를 통해 매 frame마다 내부 보상이
이루어지기 때문에, SS의 변화가 STIS 현상에 더 주요한 원인일 것으로 판단했다. 따라서 본 논문에서는 단기 스트레스에 따른 SS의 변화를 중점적으로
분석했다. LTPS TFT 특성 변화 측정을 통해, white 계조 스트레스 하에서는 SS가 감소하고, black 계조 스트레스 하에서는 SS가 증가함을
확인했다. 또한 온도가 증가함에 따라서는 SS도 선형적으로 증가함을 관찰했다. 따라서 단기적인 스트레스에 의한 SS 열화가 발생하며, 이는 구동용
LTPS TFT의 전류변화를 발생시키기 때문에 단기적으로 휘도가 변화할 수 있다. 하지만 STIS 현상은 짧은 순간 동안 휘도 차이가 존재하였다가
사라지는 경향을 보이므로, 휘도 변화가 없어지는 원인을 분석하기 위해 단기적으로 변화한 SS의 원복 여부와 원복 시간 및 경향성에 대한 추가 실험이
필요하다. 이를 통해 더 정확한 SS 단기 열화와 순간 잔상의 상관관계를 도출할 수 있을 것으로 기대된다.
Acknowledgements
This work was supported by Samsung Electronics System LSI (0414-20230069).
The EDA tool was supported by the IC Design Education Center (IDEC), Korea.
References
Chang, T. K., Lin, C. W., and Chang, S., “39-3: Invited Paper: LTPO TFT Technology
for AMOLEDs,” SID Symposium Digest of Technical Papers, vol. 50, no. 1, pp. 545-548,
2019.
Cho, D., Moon, J., Kihm, T. Y., Choi, Y. T., and Park, J., “48-4: LTPO Technology
Development for Enhanced Display Performance: Image Sticking Phenomena, Circuit Operation
and Backplane Process Integration,” SID Symposium Digest of Technical Papers, vol.
53, no. 1, pp. 620-623, 2022.
Qiu, H., An, J., Wang, K., Liao, C., Dai, C., Zhang, X., and Zhang, S., “A low power
and IR drop compensable AMOLED pixel circuit based on low-temperature poly-Si and
oxide (LTPO) TFTs hybrid technology,” IEEE Journal of the Electron Devices Society,
vol. 10, no. 9, pp. 51-58, 2021.
Tang, X., Wei, Y., Liu, T., Guo, Y., Yang, G., Yang, X., ... and Fu, Y., “P-1.3: The
Improve of Pixel Design and Circuit Signal on Short Time Image Sticking for Flexible
AMOLED,” SID Symposium Digest of Technical Papers vol. 53, no. S1, pp. 578-580, 2022.
Hwang, H. W., Hong, S., Hwang, S. S., Kim, K. W., Ha, Y. M., and Kim, H. J., “Analysis
of recoverable residual image characteristics of flexible organic light-emitting diode
displays using polyimide substrates,” IEEE Electron Device Letters, vol. 40, no. 7,
pp. 1108-1111, 2019.
Kim, H., Park, J., Bak, S., Park, J., Byun, C., Oh, C., ... and Choi, B., “Effects
of polyimide curing on image sticking behaviors of flexible displays,” Scientific
Reports, vol. 11, no. 1, 2021.
Kuo, C. H., Tsai, Y. S., Tseng, C. C., Lau, C. W., Liu, C. Y., Wang, H., ... and Liu,
P. T., “P-2: A Novel Method for LTPS Model Extraction with Hysteresis and Transient
Current Analysis,” SID Symposium Digest of Technical Papers, vol. 46, no. 1, pp. 1123-1126,
2015.
Qin, W., Peng, K. J., Liu, D. N., Yang, Z. Z., XU, Z. Q., Ten, W. P., ... and Jun,
J. M., “P-177: Study of AMOLED short-term image sticking mechanism and improvement,”
SID Symposium Digest of Technical Papers, vol. 50, no. 1, pp. 1899-1902, 2019.
Ka, J., Bae, H., and Kwak, W., “Pixel, stage circuit and organic light emitting display
device having the pixel and the stage circuit,” U.S. Patent no. US11476315B2, 2022.
King, T. J., Hack, M. G., and Wu, I. W., “Effective density-of-states distributions
for accurate modeling of polycrystalline-silicon thin-film transistors,” Journal of
applied physics, vol. 75, no. 2, pp. 908-913, 1994.
Robertson, J., and B. Falabretti, “Band offsets of high K gate oxides on III-V semiconductors,”
Journal of applied physics vol. 100, no. 1, 2006.
Kim, D., Kim, J., Kang, H., Shim, J. W., and Lee, J. W., “Influence of flexible substrate
in low temperature polycrystalline silicon thin-film transistors: temperature dependent
characteristics and low frequency noise analysis,” Nanotechnology, vol. 31, no. 43,
2020.
저자소개
She received B.S. degree in electronic engineering at Kwang-woon University, Seoul,
South Korea, in 2022. She is currently pursuing the Ph.D. degree in the Department
of Electrical and Computer Engineering, Seoul National University, Seoul. Her research
interests include TFT characteristic modeling, circuit design for active matrix OLED
displays, and driving systems.
E-mail: jiholee1229@snu.ac.kr
He received B.S. degree from the Department of Electrical and Computer Engineering,
Seoul National University, Seoul, Korea in 2018, where he is currently pursuing the
Ph.D. degree. His research interests include external compensation algorithm, circuit
design for active matrix OLED or microLED displays, and driving systems.
E-mail: kyeongsoo@snu.ac.kr
He received B.S. degree in electronic engineering at Inha University, Incheon, Korea
in 2020. He is currently pursuing the Ph.D. degree in the Department of Electrical
and Computer Engineering, Seoul National University, Seoul, South Korea. His research
interests include TFT characteristic modeling, circuit design for active matrix OLED
or microLED displays, and driving systems.
E-mail: jihwan177@snu.ac.kr
She received B.S. degree in electronic engineering at Ewha Womans University, Seoul,
South Korea, in 2021. She is currently pursuing the Ph.D. degree in the Department
of Electrical and Computer Engineering, Seoul National University, Seoul. Her research
interests include JND evaluation and analysis, circuit design for active matrix OLED
or microLED displays, and driving systems.
E-mail: chanjinpark97@snu.ac.kr
She received B.S. and Ph.D. degrees from the Department of Electrical and Computer
Engineering, Seoul National University, Seoul, South Korea, in 2009 and 2013, respectively.
After Ph.D. studies, she was a Senior Engineer with Samsung Display, from 2013 to
2019. She is currently an Associate Professor with the Department of Electrical and
Computer Engineering, Seoul National University. Her research interests include the
development of advanced TFTs and TFT circuits for active matrix displays and neuromorphic
applications.
E-mail: sooyeon.lee@snu.ac.kr