1. 서 론

정부는 제 4차 에너지기술개발계획에 따라 2030년까지 MVDC 직류배전 시스템 기술 및 AC/DC 하이브리드 배전망 구축을 목표로 ‘차세대 AC/DC 하이브리드 배전 네트워크 기술개발 사업’을 진행하고 있다. MVDC 직류배전과 AC/DC 하이브리드 배전망은 디지털 문화확산에 따른 데이터센터 증가, 각종 디지털 기기의 전력 사용량 증가, 전기자동차(EV; Electric Vehicle)의 세계적 확산, 저탄소 정책에 따른 신재생 에너지 발전에 의한 DC 송전 수요 증가 등 기존 AC 배전망으로 수용하기 어려운 문제점들을 해결하기 위한 기술이다. MVDC 배전망은 AC 배전망 대비 선로 이용률 향상, 주민 수용성의 증대, 접속 용량이 확대된다는 강점이 있으며, 계통 사고발생 시 선로를 분리하는 능동 제어, 사고 확산 차단 등의 장점을 가지고 있다. MVDC 배전 기술이 발전함에 따라 AC/DC 배전망을 혼용하여 운영할 수 있는 안전운영 기술의 필요성이 커지고 있으며, 이를 위한 ‘AC/DC 하이브리드 배전망 안전운영 기술개발’(이하 AC/DC 안전운영기술‘, 그림 1 참조) 과제가 2023년부터 수행되고 있다^[1~3].

그림 1. AC/DC 하이브리드 배전망 안전운영 기술 개념도

Fig. 1. Conceptual diagram of safety operation technology for AC/DC Hybrid distribution network

AC/DC 안전운영기술은 AC/DC 배전망이 혼재된 배전망에서 특히, MVDC 직류배전의 전기적 특성을 고려한 배전망 설비 및 작업자의 물적/인적 안전운영을 위한 위험성 평가(위험성 사전 예측), 설치/유지보수 절차(작업자/운전자 사전안전성 확보) 도출, 작업자에 대한 안전역량강화를 위한 세부 기준을 마련하는 것이다. 기존 AC기반 배전 환경에서 범용으로 사용되는 안전운영기술을 참조하고, 새로운 DC 기반 배전 환경에 적합한 안전운영기술을 효과적으로 개발하기 위해 첨단디지털 기술(디지털 트윈, 가상물리시스템, 엣지컴퓨팅)을 도입한다. 이를 통해 AC/DC 하이브리드 배전망에 대한 디지털트윈플랫폼 및 가상물리시뮬레이션을 구축하여 다양한 운영 시나리오를 가상의 환경에서 자유롭게 수행함으로써 물리적 비용 및 시간 사용을 최소화하고 안전운영기술의 완성도를 크게 높일 것으로 예상하고 있다^[2].

AC/DC 안전운영기술의 디지털트윈플랫폼은 배전망 설비의 3D 스캔데이터 모델을 생성하여 주요 설비 메타정보를 가상물리모델 시뮬레이션에 매핑하고 가시화를 진행한다. 이를 통해 구축한 3D 가상화 솔루션으로 재난/안전 시나리오, 안전위험분석서, 안전운영-고장대응 절차서를 개발할 수 있고 VR을 기반으로 작업자/운전자 대상의 안전역량강화 교육으로도 활용할 수 있다. 가상물리시스템(CPS, Cyber Physical System)은 3D 가상화 모델에 대한 열/전기 등 상태 정보를 바탕으로 나비에-스토크스 방정식(Navier Stokes Equations) 기반의 전산 유체 역학(CFD, Computational fluid dynamics)을 통해 시간 상태에 따른 유체 유동 문제를 풀고 해석하기 위한 솔루션이다. 이를 통해 배전망을 운영하는데 발생하는 다양한 상황들을 시뮬레이션하게 된다^[2].

이 논문에서는 AC/DC 안전운영기술 개발을 위하여 송배전망의 선로에 대한 기초 데이터를 수집하고 향후 AC/DC 하이브리드 배전망 테스트베드 운영시 선로 데이터를 효과적(예, 비정상 데이터를 판별하여 선별 전송)으로 수집하기 위한 엣지 컴퓨팅 기반의 게이트웨이 시스템(이하, EGW)을 제안한다.

AC/DC 안전운영기술에서 EGW는 AC/DC 하이브리드 배전망의 송전 가공선로에서 발생되는 다양한 전기적 데이터(전압, 전류, 누설전류 등)와 열영상 데이터를 수집·분석·가공·전달하는 기능을 수행할 예정이다. EGW는 MVDC 직류배전 테스트베드(한국전력연구원, 전남나주 소재)의 송전 가공선로에서 발생되는 다양한 RAW 데이터를 수집하고 디지털트윈플랫폼 및 가상물리시스템으로 전달하여 학습데이터 셋을 확보하는데 우선 적용될 예정이다^[4]. 또한, AC/DC 하이브리드 배전망 테스트베드가 구축되면 실제 현장에 배치되어 비정상 데이터를 선별 처리하여 전달하는 기능을 수행하고 디지털트윈플랫폼이 추정하기 어려운 다양한 재난/안전 상황을 효과적으로 판별·수집하는데 하는데 활용될 예정이다.

이 논문의 구성은 다음과 같다. 2장에서는 EGW의 개요 및 기술 배경, AC/DC 안전운영기술에서의 요구사항을 기술한다. 3장에서는 EGW의 주요 기능인 1)시각동기기능, 2)데이터 병렬수집기능, 3)하드웨어 기반 이벤트 탐지기능에 대한 상세 설계 내용을 제안하고 4장에서는 EGW의 3가지 기능에 대한 성능 시험 결과를 기술한다.

2. 엣지 컴퓨팅 기반 게이트웨이 시스템 개요

EGW는 AC/DC 하이브리드 배전망의 송전선로에 사용되는 애자(Insulator) 및 가공선의 전압, 전류, 누설전류 데이터를 수집하여 이를 분석하고 전달하는 기능을 수행한다.

애자는 외부에서 장시간에 걸쳐 각종 환경 변화와 고전압 스트레스에 노출된 상태로 운용된다. 특히, 열에 의한 팽창/수축, 바람에 의한 진동 등의 환경적 요인으로 인한 스트레스를 비롯하여 다양한 형태로 열/경화가 진행되기 때문에 애자의 건전성을 측정하기 위하여 비파괴 초음파 분석, 진동분석, 전류 및 누설전류 기반의 분석, 전력선 센서 기반 분석, 드론을 활용한 영상 분석 등 많은 연구가 진행된 바 있다^[5~7]. 애자의 결함 발생은 배전망 전체에 악영향을 초래할 수 있어 이를 실시간 모니터링하고, 수명 및 고장을 예측하는 기술은 배전망 운영 관점에서 매우 중요하다.

한편, 수십 km에 이르는 송전선로에서 비예측 이벤트로 지락사고, 낙뢰, 서지 등이 침입하는 경우, 이벤트가 발생된 지점을 정확하게 판단하는 것은 매우 중요하다. 예를 들어 애자의 크랙에 의한 지락사고로 배전망 전체에 문제가 발생한 경우, 사고가 발생한 지점의 애자부터 교체하고 주변 송전선로로 점검을 진행하는 것이 효과적이다. 이벤트 지점을 정확히 판별하기 위해서 송전선로의 데이터를 수집하는 시스템은 정밀한 시각동기 시스템 또는 GPS와 연동하여 수 µs 이내의 글로벌 시각동기를 실시한 상태로 데이터를 수집할 수 있어야 한다. 시각동기가 완료된 시스템은 수집된 각종 데이터의 보다 정확한 취득시간(Timestamp)을 기록할 수 있으며 이를 통해 통신지연 편차에 따른 사고 예측지점의 범위를 좁힐 수 있어 배전망 운영에 발생할 수 있는 위험 및 사고 등 관리서비스로 활용할 수 있다.

지락사고에 의해 발생할 수 있는 순간 전압강하(Sag)는 정격 주파수 기준으로 강하된 전압의 지속시간이 0.5사이클 이상인 경우로 정의되어 있다. 이는 최소 8ms 이상 지속된 전압강하 상태를 의미하며, 송전선로의 데이터를 수집하는 시스템의 계측주기가 적어도 8ms 미만이어야 함을 의미한다. 하나의 송전선로에는 부하측 애자 및 전원측 애자를 쌍으로 각 선로에 최소 12개 이상이 설치된다. 일부 상용화 수집장치는 전압, 전류, 온도 등 각종 센서 데이터를 고속으로 취득하기 위하여 아날로그 신호를 직접 수집하는 기능이 적용되어 있다. DAQ(Data Acquisition System), Data Logger 등 상용 제품들은 아날로그 신호를 수집할 수 있는 수에서 수 십개의 물리적 연결포트를 구비하고, 적게는 초당 100개(샘플링 주기: 10ms)에서 최대 5,000개(샘플링 주기: 0.2ms)의 신호를 취득할 수 있다. 표 1과 같은 주요 상용 제품들은 복수의 아날로그 입력 데이터 신뢰성(고 분해능) 확보와 데이터 처리 기능 등으로 상당히 고가로 판매되고 있다. 또한, 기존의 상용 제품들은 특정 시점에 작업자가 현장을 방문하여 송전선로의 건전성을 일시적으로 모니터링하는 용도에 맞추어져 있다. 즉, 기존의 시스템을 송전선로에 상시로 설치하여 운용하는 것은 비효율적이나, AC/DC 하이브리드 배전망 운용에서 상시 운용에 대한 현장 요구사항은 더욱 증가할 것으로 전망된다.

아날로그 신호를 디지털로 변환하고 이를 통신(ex, 시리얼 통신: RS-232, RS-485, Modbus RTU 등)으로 데이터 수집 장치(ex, Gateway, RTU 등)로 전달하는 디지털 센서가 널리 사용되고 있다. 상대적으로 저렴한 솔루션이지만, 복수의 센서로부터 데이터를 수집하기 위하여 데이지 체인(DaisyChain) 방식을 사용하기 때문에 센서의 수가 증가할수록 데이터 샘플링 주기를 늦춰야하는 단점이 있어 짧은 주기로 데이터를 수집 및 처리하기에는 한계가 있다. 예를 들어, 애자의 전압(4Byte), 전류(4Byte), 누설전류(4Byte) 3종의 데이터를 계측하고 RS-232 통신(Baudrate: 115,200) 방식이 적용된 디지털 센서가 데지이체인 방식으로 12개의 애자에 각각 설치되어 있는 경우, 수집장치는 모든 애자(12채널)로부터 데이터를 1회 수집하기위해 약 100ms 의 시간이 소요됨을 알 수 있다. 이러한 계측·수집환경에서 순간 전압강하가 발생한다면 계측 데이터 수집주기보다 짧은 이벤트 시간으로 인해 선로 품질 또는 애자 건전성을 추정하기 위한 중요 데이터의 수집이 누락될 수 있다.

표 1 상용 DAQ 주요 스팩

Table 1 Commercial DAQ key specifications

* 원(₩) 금액을 달러로 환산함

이 논문에서 제안하는 EGW 시스템은 앞서 기술한 송전선로의 복수 계측 포인트(애자 및 가공선)에 대한 전압, 전류, 누설전류 데이터를 효율적으로 수집하기 위한 기능을 제공한다. 먼저, EGW는 IEEE 1588v2 기반의 PTP(Precision Time Protocol) 시각 동기 기능^[8]을 포함한다. 실외 송전선로 환경은 GPS를 탑재를 통해 시각동기를 수행할 수 있지만, 다양한 원인으로 인해 GPS 신호에 이상이 생기는 환경을 고려하여 시각동기 Grand Master와 연동하는 PTP 기능을 적용하였다. 또한, 제안하는 EGW는 복수의 디지털 센서 데이터를 수집하기 위한 병렬 시리얼 통신 기능을 구현했다. 특히, 다양한 송전선 환경을 고려하여 최대 32 채널로 확장 가능한 하드웨어 및 소프트웨어 구조를 가진다. 마지막으로, EGW는 데이터를 수신하여 하드웨어 기반의 비정상 데이터를 실시간으로 감지하는 Rule-Engine 기능을 제공한다. 기존 소프트웨어 기반의 이벤트 탐지 기술은 센서 데이터의 유입 이후 운영체제가 데이터를 시스템의 메모리, CPU로 전달하는 과정에서 신속한 이벤트 탐지가 어렵다는 문제가 있다. 이와 같은 점을 개선하기위해 EGW는 수신되는 센서 데이터를 Layer 2 수준에서 데이터를 추출·분석할 수 있는 FPGA(Field Programmable Gate Array) 기반의 Rule-Engine을 적용했다. 이 기능을 통해 수신되는 특정 데이터 값의 이상유·무 조건을 사용자가 직접 정의할 수 있으며, 사용자 정의 기반으로 이상데이터를 즉각적으로 탐지할 수 있다. 이상 데이터 발생 시, 발생 시점 전후의 Raw 데이터를 캡쳐하여 서버로 전달하거나, 전기 회로를 고속으로 차단하는 제어장치(예, Circuit Breaker 등)로 이벤트 신호를 발생시키는 기능으로 활용될 수 있다. 이상 데이터의 선별적 전송을 통해 통신비용 및 서버에서 데이터 처리 및 저장에 따른 운영 비용을 최소화할 수 있다.

3. 시스템 세부 설계

이 장에서는 AC/DC 안전운영기술에서 요구하는 기능에 대응하는 EGW의 세부 기능을 FPGA기반으로 설계 및 구현한 내용을 기술한다.

제안 시스템은 INTEL사의 SoC FPGA(System on a Chip with FPGA) 칩(Cyclone V SE 시리즈)이 탑재된 TERASIC사 개발보드(DE10-Nano Kit)를 기반으로 각종 기능을 설계하고 이를 구현하였다. 상기 개발보드는 ARM Cortex-A9 프로세서와 1GB DDR3 SDRAM 등으로 구성된 HPS(Hard Processor System) 파트와 Cyclone V 시리즈 FPGA(5CSEBA6)가 집적되어 있으며, HPS-FPGA간 AMBA(Advanced Microcontroller Bus Architecture) 인터페이스를 통해 FPGA 영역에 구현한 각종 기능블럭을 HPS를 통해 쉽게 제어할 수 있다^[9].

그림 2와 같이 INTEL사 SoC FPGA는 FPGA 영역에서 구현한 논리회로 기능블록을 HPS에서 제어 및 관리할 수 있다. 이러한 구조를 활용하여 EGW가 갖추어야할 각 기능블록을 그림 3과 같이 설계하였으며, 이를 HPS에서 구동하는 리눅스 OS에서 제어할 수 있도록 소프트웨어를 개발하였다.

EGW는 IEEE 1588v2의 PTP을 위한 MAC Layer에서의 하드웨어 기반 Timestamp 기능과 PTP 결과 얻어진 clock drift를 보정하기 위한 시각값 관리 기능을 설계하였다. 또한, 복수의 UART 송수신기와 이것의 제어·관리 기능과 PTP로부터 얻을 수 있는 정밀 시각값을 이용한 UART 통신 송·수신 패킷에 대한 Timestamp 기능을 설계하였다. 상기 복수의 UART 통신 채널의 프레임에 대해 단일 또는 복수 데이터를 관측할 수 있는 이벤트 탐지 모듈을 설계하였다.

그림 2. TEARSIC사 DE10-Nano kit 및 Cyclone V SE 시리즈 HPS-FPGA 아키텍처

Fig. 2. TERASIC DE10-Nano Kit and HPS-FPGA architecture of Cyclone V SE series

그림 3. EGW의 주요 기능에 대한 FPGA기반 하드웨어 설계 기능블록도

Fig. 3. FPGA-based hardware block design for key functions of EGW

3.1 IEEE 1588v2 기반 시각동기 블록 설계

IEEE 1588v2의 기본통신인 이더넷 기능은 INTEL사에서 IP로 제공하는 Triple-Speed Ethernet MAC(이하 TSE MAC)을 적용하였으며, 자체적으로 설계·개발한 IEEE 1588v2 지원 기능블록을 활용하기 위해 TSE MAC에서 제공하는 IEEE 1588관련 기능은 비활성화하였다. PTP는 이더넷 포트로 송·수신되는 패킷의 SFD(Start Frame Delimeter)를 기준으로 Egress 및 Ingress timestamp를 생성하고 이 값을 바탕으로 master 장치와 slave 장치간 시간오차를 추정하여 slave 장치의 clock을 동기화할 수 있다.

IEEE 1588v2 Support 기능블록(이하 IS)은 TSE MAC으로부터 이더넷 송·수신 패킷 모니터링을 통해 SFD 발생 시점과 이더넷 패킷으로부터 PTP 이벤트 메시지 판별을 통해 필요한 timestamp만 생성하도록 설계하였으며, 이를 통해 이더넷 트래픽이 증가함에 따라 발생할 수 있는 timestamp 오적용에 관한 오류위험을 최소화하였다. Time Manager 기능블록은 IEEE 1588v2 표준에서 정의한 시각값(Time-of-Day)을 관리하는 기능블록이다. 프로세서 제어를 통해 설정·변경·보정될 수 있으며, IS로부터 계산된 시각값 미끄러짐(drift)에 대한 보정을 수용할 수 있도록 설계하였다. PTP 메시지 처리는 리눅스 OS(Ubuntu 16.04) 환경에서 LinuxPTP나 PTPdaemon 같은 오픈소스 프로그램을 활용할 수 있는 구조이며, TSE MAC을 구동하는 드라이버에 자체적으로 구현한 PTP 지원기능을 구동하는 소프트웨어를 추가 구현하였다.

그림 4. SoC FPGA기반 PTP 기능 인터페이스 구조

Fig. 4. Interface structure for PTP function on SoC FPGA

3.2 멀티채널 시리얼 통신의 병렬 수집 블록 설계

멀티채널 시리얼 통신의 병렬 수집 기능은 복수의 UART 송·수신기를 설계·적용하고 동일 시점에 통신프레임 전송을 시작할 수 있도록 제어하는 기능블록, 송·수신 프레임의 첫 번째 패킷의 start bit 시점에 timestamp를 생성하는 기능을 갖추도록 설계하였다. UART 통신부의 timestamp는 같이 집적된 PTP 지원 기능블록에서 관리되어 고정밀의 동기화된 시각값을 전달받아 생성한다.

그림 5. SoC FPGA기반 멀티채널 시리얼 통신의 병렬 수집 기능 인터페이스 구조

Fig. 5. Multi-channel serial communication based data collection interface structure on SoC FPGA

그림 5와 같이 송·수신과 관련된 기능블럭은 복수의 N개로 구성하고 Global &S Register를 통해 단일 또는 임의의 복수 채널에 대해 선택적으로 패킷전송 제어가 가능한 구조로 설계하였다. 각 UART 인터페이스 채널마다 송·수신용 버퍼를 각각 적용하였다. 수신된 프레임을 FPGA 내부 On chip RAM에 저장하기 위한 별도의 Buffer Writer 블록을 설계하였으며 이를 통해 필요한 경우, 사용자 설정을 통해 Ingress timestamp를 수신된 패킷의 후미에 추가되는 구조로 버퍼에 저장할 수 있도록 구현하였다.

3.3 하드웨어 기반 이상이벤트 탐지 블록 설계

이상이벤트 탐지 블록은 3.2에서 기술한 UART Receiver로 입력된 UART 수신 프레임을 전달받아 사용자가 설정한 이벤트 조건 달성여부를 판별하는 기능을 수행한다. 본 기능블록은 수신 프레임에서 분석할 데이터에 대한 위치, 사이즈 및 종류를 정의하고 이벤트 기준값 및 조건 설정을 통해 구동할 수 있다.

이상이벤트 탐지 기능은 그림 6과 같이 HPS로부터 설정값이 전달되면 Config.Decoder 블록에서 Port Selector 블록을 통해 각각의 Frame Monitor 블록의 입력 UART 수신 프레임을 매핑하고 이벤트 탐지에 필요한 기준값, 조건, 데이터 위치 정보를 설정한다. 설계한 Frame Monitor는 입력되는 UART 프레임으로부터 1개의 이벤트를 탐지할 수 있도록 구현하였으며, 이를 통해 단일 또는 복수의 UART 인터페이스 채널로 입력되는 수신 프레임에서 적용된 Frame Monitor 블록의 수 만큼의 데이터에 대한 이상 이벤트 감지가 가능하다. 사용자 설정을 바탕으로 탐지된 이벤트 여부는 Event Controller 블록을 거쳐 bit-map 타입의 레지스터로 HPS에 전달된다.

그림 6. SoC FPGA기반 이상 이벤트 탐지 기능 인터페이스 구조

Fig. 6. Interface structure for anomaly event detection on SoC FPGA

4. 성능 평가

이 장에서는 DE10-Nano Kit 개발보드를 이용하여 제안 시스템을 구현하고 시각동기 시험, 4채널 디지털 센서 데이터 병렬 수집 시험, 하드웨어 기반 이벤트 탐지 시험 결과를 기술한다. EGW의 3개 기능은 하나의 시스템으로 통합 구현하였고 그림 7과 같이 시험 환경을 구성하였다.

그림 7. EGW 성능평가 시험 환경 (a) 시각동기 시험 (b) 멀티채널 병렬 수집 및 이상 이벤트 탐지 시험

Fig. 7. Performance evaluation test environment for EGW (a) Time Synchronization (b) Multi-channel parallel collection and anomaly event detection

4.1 시각동기 시험

DE10-Nano Kit 개발보드 기반으로 구현한 시각동기 성능은 Master Clock 장치는 Springwave사 IS2000A 모델과 Peer-to-Peer 방식으로 연결하여 시험하였다. PTP 프로토콜 수행을 위해 리눅스 OS환경에서 LinuxPTP 프로그램을 활용하였으며 시각동기 성능은 LinuxPTP 프로그램 실행에 따라 얻을 수 있는 로그파일 및 오실로스코프를 활용한 PPS(Pulse Per Second) 비교를 통해 검증하였다.

LinuxPTP 프로그램을 사용하면 PTP를 통해 보정한 논리적 시각 오차값을 매 Sync 메시지를 전달 받는 시점에 확인할 수 있다. 프로그램을 통해 계산된 값은 물리적 구성장치가 갖는 불확실 지연요소까지 확인이 불가하며 물리적으로 구현한 PPS 신호 비교를 통해 명확한 시각동기 성능을 파악할 수 있다. 이와 같은 시험환경은 그림 7의 (a)와 같이 구성하였다.

LinuxPTP 프로그램을 통해 확인한 시각동기 성능은 그림 8과 같다. 해당 시험은 실험실 환경에서 마스터장치와 약 1시간동안 시각동기 프로토콜을 수행하며 기록된 결과를 나타낸다. 해당 결과는 리눅스 OS환경에서 시각동기 프로그램 외에 무부하 상태에서 측정한 것으로 ±20ns 이내의 Offset 값을 보였다.

그림 8. LinuxPTP를 통한 마스터 장치와 시각동기 시험결과 (Master-Slave Offset, 3600 samples)

Fig. 8. Test results of time synchronization with master clock using LinuxPTP (Master-Slave Offset, 3600 samples)

PPS 신호를 기반한 시각동기 성능시험은 Tektronix사 TDS2024C 오실로스코프를 활용하였다. 그림 9와 같이 오실로스코프를 이용한 마스터 장치와 PPS 비교 시험에서 ±30ns를 넘지 않는 수준으로 시각동기가 수행되는 것을 확인하였다.

그림 9. 오실로스코프를 통해 마스터 장치와 PPS 비교 결과

Fig. 9. PPS comparison with master-clock via oscilloscope

그림 10. 오실로스코프로 저장한 PPS 파형(27 samples)

Fig. 10. PPS accuracy logs saved by oscilloscope(27 samples)

그림 10은 시험에 사용한 오실로스코프에서 제공하는 USB메모리 저장(csv파일)기능을 통해 임의로 저장된 약 30개 PPS 샘플이며, 최대 약 9.5ns에서 최소 약 –3.4ns으로 우수한 시각동기 성능을 보였다.

4.2 멀티채널 병렬 수집 시험

멀티채널 병렬 수집 기능은 복수의 디지털 센서의 데이터를 한번에 동시에 수집하는 기능이다. 필드에서 사용되는 센서들은 시리얼 통신을 주로 사용하고 복수의 센서는 데이지 체인 방식으로 연결되어, 센서에 부여된 고유ID를 기반으로 데이터를 순차적으로 획득한다. 센서의 수가 늘어 날수록 전체 센서 데이터를 획득하는 주기가 길어지게 되고 순간적으로 발생되는 이상 데이터들을 수집할 수 없는 상황이 종종 발생하게 된다.

이 시험에서는 그림 7의 (b)와 같은 환경을 구성하였다. 먼저 4개의 가상 센서를 아두이노 보드를 이용해 구현하고 전압/전류/누설전류(총 15 Bytes) 데이터를 임의로 생성하여 RS232 방식(Baud rate: 115,200)으로 데이터를 송신하도록 하였다. 먼저, 기존의 통신 방식을 모사하기 위하여 4대의 가상 센서를 데이지 체인 방식으로 결선하고 EGW와 연결하였다. EGW는 각 센서에 부여된 고유 ID를 기반으로 순차적으로 가상 센서의 데이터를 수신하도록 하였고(200회), 데이터를 요청하는 순간부터 데이터의 수신완료까지 시간을 측정하였다. 가상 센서의 개수를 1개에서 4개로 늘려가며 시험을 진행하였고, 그림 11과 같이 가상 센서의 수가 늘어남에 따라 데이터 수집 시간이 커지는 것을 확인하였다. 2개 이상의 가상 센서로부터 데이터를 수신할 때, 센서들의 데이터 라인 점유 체크 등으로 데이터 수집 시간이 늘어나는 현상을 확인할 수 있다.

그림 11. 데이지체인 방식에서의 1ch~4ch 센서에 대한 데이터 수집 시간

Fig. 11. Data collection time for 1ch~4ch sensors in daisy chain

그림 12. 병렬 수집 방식에서의 4ch 센서에 대한 데이터 수집 시간

Fig. 12. Data collection time for 4 channel sensors in a parallel communication

그림 13. 4ch 센서에 대한 병렬 수집 방식 및 직렬 수집 방식의 데이터 수집 시간 비교

Fig. 13. Compare of data collection times with parallel and serial communication for 4 channel sensors

그림 12는 4개의 가상 센서를 EGW와 병렬로 결선하고 데이터를 수집하는데 소요된 시간을 측정한 것이다. 평균 1.61ms가 소요되는 것을 확인할 수 있고, 비교적 안정적인 주기로 4개의 센서 데이터를 수신하는 것을 확인할 수 있다. 그림 13은 4대의 가상 센서로부터 데이지 체인 방식으로 데이터를 수집하는 시간과 EGW의 병렬 방식으로 데이터를 수집하는 시간을 비교한 것이다. 센서의 수가 증가한 경우에도 병렬 수집 방식의 수집 주기는 변화가 없기 때문에 송전선로의 애자, 가공선 등 복수의 센서 데이터를 효과적으로 수신할 수 있음을 알 수 있다.

4.3 이상 이벤트 탐지 시험

이상 이벤트 탐지 시험을 위하여 4개의 더미 센서에서 랜덤 값(Long(4byte) 타입, 0~100,000 사이의 값)을 생성하도록 하였고, 사용자가 탐지하고자 하는 이벤트를 임의로 정의하여 설정하였다. 사용자가 탐지 대상 데이터의 위치, 크기, 탐지 조건 및 비교 데이터를 정의하여 이상 이벤트를 설정할 수 있도록 인터페이스 프로그램을 구현하였다. 또한 수신 데이터를 실시간으로 감시하여 이상 이벤트 여부를 탐지한 결과는 SoC FPGA 내부 인터페이스를 통해 인터페이스 프로그램으로 읽을 수 있도록 구현하였다.

이벤트 탐지에 대한 결과를 EventFlag 레지스터에 갱신하며, 이와 함께 Delay Counter를 구동하여 프로세서가 이벤트 탐지 결과를 읽는데 소요되는 지연시간을 확인할 수 있도록 부가 기능블록을 추가하였다. 이벤트 탐지 시간은 Delay Counter를 통해 FPGA 영역에서 생성·계산되며, 이 기능을 바탕으로 이상 이벤트 탐지 시간을 확인하였다.

그림 14. 4채널 센서 데이터에 대한 이상 이벤트 탐지 시간 측정 결과(하드웨어, 5,000개 이벤트)

Fig. 14. Anomaly event detection time measurement results for 4 channel sensor data(Hardware, 5,000 events)

그림 15. 4채널 센서 데이터에 대한 이상 이벤트 탐지 시간 측정 결과(소프트웨어, 5,000개 이벤트)

Fig. 15. Anomaly event detection time measurement results for 4 channel sensor data(Software, 5,000 events)

개발보드의 프로세서 시스템은 리눅스 OS를 구동하면서 각종 소프트웨어가 수시로 동작한다. 따라서, 프로세서가 내부 인터페이스를 통해 FPGA와 데이터를 전달·획득하는데 소요되는 시간의 편차가 존재한다^[9]. 인터페이스 프로그램은 프로세서에서 지연시간(Delay) 값을 읽은 뒤, 읽음 신호를 다시 한번 FPGA에 전달하는 절차까지 이벤트 탐지 시간으로 정의하였다. 그림 14는 제안 시스템이 5,000개의 이상 이벤트에 대하여 이를 탐지한 시간을 데이터 획득 순으로 나열한 것이다. 이상 이벤트 탐지 시간은 최소 101.49μs에서 최대 972.26μs로 확인되었으며 평균 561.75μs 성능을 보이는 것으로 측정되었다.

한편, 그림 15는 SoC FPGA 내에 집적된 Dual-core ARM Cortex-A9 프로세서에서 소프트웨어 기반으로(일반적인 데이터 처리 프로그램, Golang 언어 작성) 이벤트 탐지 시간을 측정한 결과를 나타낸다. 소프트웨어 기반의 이벤트 탐지 시간은 최소 407.51μs에서 최대 55.82ms으로 평균 1.70ms 수준으로 확인되었다.

하드웨어 기반의 이벤트 탐지(약 560μs)는 평균적으로 소프트웨어 탐지(약 1,700μs) 시간보다 3배이상 적게 걸리는 것을 확인할 수 있다. 특히, 이벤트 탐지 시간의 편차는 하드웨어 기반의 경우 약 100μs으로 측정되었고, 소프트웨어의 경우 5,000μs 이상으로 측정되어, 순간적인 이벤트 탐지에 있어서 제안 시스템이 높은 신뢰도로 이벤트를 탐지할 수 있음을 확인하였다.

5. 결 론

이 논문에서는 AC/DC 하이브리드 배전망에서의 송전선로의 센서 데이터를 효과적으로 수집하기 위한 엣지컴퓨팅 기반의 게이트웨이 시스템에 대하여 제안하였다. 제안 시스템은, 디지털 센서 데이터를 병렬로 수집하는 기능을 제공함으로써 순간 전압강하와 같은 순간적인 전기적 이벤트를 누락없이 탐지할 수 있고, 이상 이벤트 발생시 이를 고속으로 감지하기 위한 하드웨어 기반의 이벤트 탐지 기능을 제공한다. 또한, 송전선로 상의 이벤트 발생지점의 정확한 추정을 위한 PTP 기반의 시각동기 기능을 제공하고 있다. 실험실 내 모사 환경을 구성하여 성능 시험을 실시하였고, Peer-to-Peer 시각동기 오차는 약 ±30ns을 확인하고, 병렬 채널에 대한 데이터 수집 성능은 1채널 수집 시간과 4채널 수집 시간이 동일함을 확인하였다. 또한 하드웨어 기반의 이벤트 탐지 모듈은 데이터 유입이후, 평균 560μs 이내에 이벤트를 탐지하는 것을 확인하였다.

이 논문에서 제안하는 엣지게이트웨이는 한국전력연구원의 MVDC 테스트베드에 적용되어 DC 송전선로의 애자에 대한 센서 데이터를 수집하는 용으로 우선 사용될 예정이다. 향후 AC/DC 하이브리드 배전망 테스트베드가 완성되면 상시운용 가능한 형태의 제품으로 고도화 개발하여 이를 적용하고 안전운영기술 개발에 활용될 예정이다.