박찬묵
(Chan-Muk Park)
1iD
김수현
(Su-Hyeon Kim)
1iD
임성훈
(Sung-Hun Lim)
†iD
-
(Dept. of Electrical Engineering, Soongsil University, Korea)
Copyright © The Korea Institute for Structural Maintenance and Inspection
Key words
DC superconducting current limiting (SCL) circuit breaker (CB), adjustable current limiting reactor (CLR), superconducting (SC) elements, DC fault current limiting and interrupting operation
1. 서 론
환경 문제로 인한 재생에너지 기반의 DC 분산 전원에 대한 수요가 늘어나면서 전력산업의 규모가 지속해서 커지고 있다[1]. 이와 동시에 DC 고장 전류의 크기도 증가하고 있어서, DC 고장 전류를 효과적으로 차단하기 위한 연구가 활발히 이루어지고 있다[2]. DC 고장 전류를 효과적으로 차단하기 위해 다양한 유형의 DC 차단기가 제안되어 왔다. 대표적으로 반도체식 차단기는 아크 발생이 없다는 장점이
있지만, 정상상태에서도 스위칭 소자들로 인한 전력 소모와 차단시 큰 전류로 인한 스위칭 소자들의 발열문제가 있다. 기계식 직류 차단기는 기계적인 힘을
이용해 인위적인 영점을 발생시켜 전류를 차단하지만, 지연 동작이 발생하는 한계가 있다[3-6].
최근 DC 초전도 한류 차단기에 대한 연구가 활발히 진행되고 있으며, 주로 초전도체의 영저항 특성과 고장 전류발생시 급격한 전류제한 능력을 활용하려는
시도가 있었다. 기존 연구들에서는 초전도체의 빠른 전류 제한 특성을 이용해 고장 전류를 제한하는 방식이 주를 이루었으나, 이러한 방법은 고장 전류의
크기에 비례하여 초전도체에 과도한 열적 부담을 줄 수 있고, 장시간 고장전류에 노출시 초전도체의 손상이나 파괴로 이어질 수 있는 문제가 있다[7].
본 논문에서는 초전도 한류기를 적용하여 정상 상태에서는 초전도체의 영 저항 특성을 활용해 전력손실을 최소화하면서, 고장이 발생할 때 초전도체 하나에만
부담이 집중되지 않도록 설계하여 소자의 손상 가능성을 줄였다. 이를 위해, 두 개의 스위치를 사용하여 하나는 열적 부담이 큰 소자를 보호하고, 다른
하나는 차단 동작을 수행하였다. 또한, 두 개의 CLR(Current Limiting Reactor; 전류 제한 리액터)을 사용해 그들의 크기와 권수비에
따른 한류 및 차단특성을 분석하였다. 이러한 가변 CLR을 이용한 DC 초전도 한류 차단기는 기존 연구에서 제기된 초전도체의 부담 문제를 해결하고,
CLR 크기에 따라 비교ㆍ분석 함으로써 최적의 조건을 찾고자 하였다.
2. 구조, 등가회로 및 동작 원리
본 논문은 가변 CLR을 이용한 DC 초전도 한류 차단기의 특성을 모의 변수에 따라 비교ㆍ분석하는 데 중점을 두고 있다. 이와 같은 특성 비교ㆍ분석은
향후 DC 초전도 한류 차단기를 실제 전력계통에 적용할 때 기초 데이터로 사용될 수 있다. 이를 위해 본 논문에서 제안하는 DC 초전도 한류 차단기의
계략 구성도를 그림 1에 도시하였다. 소자 보호를 위해 개방 동작을 수행하는 SW1은 초전도소자 SC1와 직렬로 연결되어 있다. CLR1은 가극성 그리고 직렬로 연결된 1, 2차 권선 L1과 L2와 직렬로 연결하였고, L2는 또 다른 초전도소자 SC2와 병렬로 연결하였다. 그리고 개방됨으로써 고장 전류 차단 동작을 수행하는 SW2는 SC1과 CLR1(L3)의 병렬 분기와 직렬로 연결하였다.
DC 초전도 한류 차단기의 구조도는 그림 2에 나타내었다. SW1과 SW2는 각각 그림 2의 권선이 감긴 일자 철심의 상, 하단에 위치하며, 스위치의 접점은 검은색인 두 개의 고정판과 빗금인 한 개의 이동판으로 구성되어 있다. 평상시에는
그림 2처럼 연결되어 있다가, SC1과 SC2의 퀜치로 일정값 이상의 전압이 초전도소자 양단에 인가될 경우 이동판이 일자 철심 안쪽방향의 고정판으로 이동하면서 전류 제한 및 차단 동작이 수행된다.
그림 1. 초전도 한류 차단기 계략 구성도
Fig. 1. Schematic configuration of SCL-CB
그림 2. 초전도 한류 차단기 구조도
Fig. 2. Structure of SCL-CB
정상 상태에서는 초전도소자(SC1,SC2)의 영 저항 특성으로 인해 식 (1)과 같이 모든 전류는 SC1으로 흐르게 된다.
고장이 발생하면, 과전류가 발생해 SC1에 흐르는 전류가 임계전류(IC)를 초과하게 되고, 초전도소자가 퀜치하며 저항이 발생한다. 한편 SC1을 과전류로부터 보호하기 위해, SC1의 전압을 받아 SW1을 개방함으로써, SC1이 과전류로부터 분리된다. SC2에 흐르는 전류는 KCL 법칙을 통해 식 (2)과 같이 표현할 수 있다.
SC2에 흐르는 전류가 임계전류(IC)를 넘을 때, SC1과 마찬가지로 퀜치하여 저항을 지니게 됨에 따라 SC2 양단에 전압이 인가된다[8]. 이 전압이 스위치 동작 전압을 초과할 경우, Control Circuit 2가 SW2를 개방시켜 최종적으로 전류가 완전히 차단된다.
3.1 모의 조건
초전도 한류 차단기의 단락 모의를 위한 전력계통 구성을 그림 3에 나타내었으며, 한류 및 차단 동작의 특성 분석을 위한 모의 조건은 표 1에 제시하였다. DC 계통에서 DC 초전도 한류 차단기의 특성 분석하기 위해 AC 입력 전압은 80 [Vrms], 상용주파수는 60 [Hz]로 설정하였다.
이후 3상 전파 정류회로와 커패시터를 사용하여 DC 전압을 공급하였다. 초전도소자 SC1과 SC2는 임계전류가 약 27 [A]인 YBCO(Yttrium Barium Copper Oxide: 이트륨 바륨 구리 산화물) 소재의 박막형 모듈로 구성하였다.
평상시에는 영 저항으로 전류를 손실 없이 흘려보내다가, 고장 발생 시 임계전류를 초과하면 소자가 퀜치하여 저항이 발생한다.
계통에 연결된 부하 저항(RL)은 10 [Ω], 고장 저항(RF)은 2.5 [Ω]으로 설정하여 고장 전류의 크기가 정상 상태보다 5배 증가하도록 하였으며,
이를 통해 정상 상태와 고장 상태 간의 전류 변화를 명확히 구분할 수 있도록 하였다. 이러한 조건은 DC 초전도 한류 차단기가 고장 상황에서 전류를
효과적으로 제한하고 차단하는 특성을 분석하는데 적합하다.
그림 3. 단락 모의를 위한 전력계통 구성도
Fig. 3. Schematic configuration of the simulated power system for the short-circuit
test
표 1 초전도 한류 차단기 모의를 위한 조건
Table 1 Parameters for simulation of SCL-CB
|
Components
|
Value
|
Unit
|
|
AC Voltage(Eab, Ebc, Eca)
|
80
|
Vrms
|
|
Load Resistance (RL)
|
10
|
Ω
|
|
Fire Resistance (RF)
|
2.5
|
Ω
|
|
Current Limiting Reactor (CLR1)
|
5, 15
|
mH
|
|
Turn ratio (CLR2)
|
4:6, 6:4
|
-
|
|
Critical current of Suprerconducting elements SC1, SC2 (IC)
|
27
|
A
|
|
Switch(SW1, SW2)Operation Voltage
|
20
|
V
|
본 논문에서는 두 권선이 직렬 가극성으로 연결된 DC 초전도 한류 차단기에 소자 보호를 위한 스위치(SW1)의 유무와 CLR1의 인덕턴스 값과 CLR2의 권수비 변화에 따른 고장 전류 제한 및 차단특성을 분석하였다. 이를 위해 총 4가지 모의 조건을 설정하였다. 먼저, 3.2.1에서는 SW1이 없고, CLR1의 인덕턴스 값이 15 [mH], CLR2의 권수비가 4:6으로 설정하였다. 3.2.2에서는 소자 보호를 위한 SW1이 추가되고, 나머지 CLR1의 인덕턴스 크기와 CLR2의 권수비는 동일하게 설정하였다. 3.2.3에서는 SW1이 있고 CLR2의 권수비는 4:6으로 유지한 채 CLR1의 인덕턴스 값을 5 [mH]로 변경하였다. 마지막으로, 3.2.4에서는 SW1이 있고, CLR1의 인덕턴스 값이 15 [mH]인 상태에서 CLR2의 권수비를 6:4로 변경하였다.
이러한 다양한 모의 조건을 통해 DC 초전도 한류 차단기의 특성을 비교 분석하였으며, 특히 SW1의 유무, CLR1의 인덕턴스 크기, 그리고 CLR2의 권수비 변화가 고장 전류 제한과 차단특성에 미치는 영향을 중점적으로 평가하였다. 이러한 분석을 통해 차단기의 동작 특성과 각 조건에서의 성능 변화를
명확히 파악할 수 있었다.
3.2 결과 및 고찰
3.2.1 SW1 미동작, CLR1=15 [mH], CLR2 권수비=4:6
그림 4(a)는 CLR1=15 [mH], CLR2의 권수비가 4:6인 조건에서 SW1이 포함되지 않은 DC 초전도 한류 차단기의 고장 발생 시 전압 및 전류 파형을 나타낸다. 고장이 발생한 직후, ISC1가 임계전류를 넘으면서 초전도소자 SC1이 퀜치하게 되고, 그 결과 SC1 양단에 전압 VSC1이 유기된다. 이로 인해 정상 상태에서 초전도 상태를 유지하던 SC1은 고장 시 상전도 상태로 전이된다. 이후 SC2에도 전류가 흐르며 임계전류를 초과하여 퀜치가 발생하며, VSC2가 스위치 동작 전압 VO를 넘어서면 Control Circuit 2가 SW2를 개방하여 고장 발생 후 약 0.071 [s] 만에 회로를 완전히 차단한다. 이 과정에서 SC1과 SC2의 퀜치 과정은 예측한 대로 초전도소자가 고장 전류를 제한하면서 전압이 상승하는 과정을 확인할 수 있다.
그림 4(b)는 SW1이 포함되지 않은 상태에서 CLR1=15 [mH], CLR2의 권수비가 4:6인 조건에서 나타난 순시전력 및 저항 파형을 보여준다. SC1이 퀜치하여 상전도 상태로 전이된 후 발생한 저항 RSC1은 고장 발생 직후 생겼다가 0.098 [s] 후에 다시 초전도 상태로 복귀한다. 즉, 회로는 고장 발생 후 약 0.071 [s]에 차단되지만, SC1이 완전히 회복되기까지 추가로 약 0.027 [s]의 시간이 소요되었다. 반면 SC2의 경우, 고장 전류가 차단된 직후 즉시 초전도 상태로 회복되는 모습을 보인다. 이러한 차이는 SC1이 먼저 퀜치하여 더 많은 전류를 흘려보내게 되고, 그 결과 전력부담이 더 크기 때문이다. 모의 결과, SC1의 순시전력 PSC1이 SC2의 순시전력 PSC2보다 피크값이 더 크고, 전력부담이 더 오랜 시간 지속됨을 확인할 수 있다. 이로 인해, SC1은 고장 전류에 더욱 취약하므로 고장시에는 SW1을 통해 소자를 보호할 필요성이 있다.
이론적으로, SW1은 SC1에 고장 전류가 흐를 때 과부하로 인한 손상을 방지하기 위한 중요한 역할을 하며, 이를 통해 SC1의 열적 스트레스를 줄일 수 있다. 모의 결과 역시 SW1이 없을 때 SC1에 가해지는 전력부담이 커지는 것을 보여준다. 따라서 SW1의 존재는 제안된 차단기 시스템에서 매우 중요한 요소이며, SW1을 포함한 차단기가 고장 시 효율적인 보호를 제공할 수 있음을 검증한다.
그림 4. SW1이 없는 경우 15 [mH]의 CLR1과 CLR2의 권수비가 4:6인 가변 CLR을 이용한 초전도 한류 차단기의 고장 전류 제한 및 차단 파형 (a) 전류(ICB, ISC1, ISC2)와 전압(VSC1, VSC2) 파형 (b) 초전도소자 SC1과 SC2의 저항과 순시전력 파형
Fig. 4. DC fault current limiting and interrupting operational waveforms of the SCL-CB
with adjustable CLR with CLR1's inductance of 15 [mH] and CLR2’s turn ratio of 4:6 in the absence of SW1 (a) Current(ICB, ISC1, ISC2) and voltage (VSC1, VSC2) waveforms (b) Resistance and instantaneous power waveform of superconducting elements
SC1 and SC2
3.2.2 SW1 동작, CLR1=15 [mH], CLR2 권수비=4:6
그림 5(a)는 그림 4와 동일한 조건에서, SW1이 포함된 DC 초전도 한류 차단기의 전압 및 전류 파형을 나타낸다. 고장이 0.3 [s]에 발생한 후 SC1에 흐르는 전류가 임계값을 초과함에 따라 SC1 소자가 퀜치하여 전류를 제한한다. 퀜치로 인해 SC1에 저항이 발생하고, SC1 양단에 유기된 전압이 스위치 동작 전압 VO를 넘어서자 Control Circuit 1이 고장 발생 약 0.021 [s] 후 SW1을 개방한다. 한편 SC1이 저항값을 갖게 되면서 고장 전류는 CLR1으로 흐르며, 이 과정에서 L2와 병렬로 연결된 SC2에 흐르는 전류가 임계전류를 넘으면서, 고장 발생 약 0.017 [s] 후 SC2도 퀜치한다. 이후 SW1의 개방으로 인해 모든 전류가 CLR1로 흐르고, SC2에 흐르는 전류 ISC2가 증가하여 고장 발생 약 0.024 [s] 후 SC2가 최대로 퀜치한다. 이때 SC2의 전압 VSC2가 SW2 동작 전압을 넘으면서 고장 발생 후 약 0.066 [s]에 SW2가 개방되어 회로가 완전히 차단된다.
그림 5. SW1이 있는 경우 15 [mH]의 CLR1과 CLR2의 권수비가 4:6인 가변 CLR을 이용한 초전도 한류 차단기의 고장전류 제한 및 차단 파형 (a) 전류(ICB, ISC1, ISC2)와 전압(VSC1, VSC2) 파형 (b) 초전도소자 SC1과 SC2의 저항과 순시전력 파형
Fig. 5. DC fault current limiting and interrupting operational waveforms of the SCL-CB
with adjustable CLR with CLR1's inductance of 15 [mH] and CLR2’s turn ratio of 4:6 when SW1 is present (a) Current(ICB, ISC1, ISC2) and voltage (VSC1, VSC2) waveforms (b) Resistance and instantaneous power waveforms of superconducting elements
SC1 and SC2
그림 5(b)는 SW1이 포함된 상태에서의 DC 초전도 한류 차단기의 순시전력 및 저항 파형을 나타내며, CLR1=15 [mH], CLR2의 권수비가 4:6인 조건에서 이루어진 모의 결과이다. SC1은 고장이 발생하자마자 퀜치하여 저항 RSC1이 형성되었고, 고장 발생 후 약 0.021 [s]에 SW1이 개방되면서 고장 전류로부터 분리되었다. SW1의 개방 이후 SC1은 초전도 특성을 회복하는 데까지 약 0.025 [s]가 소요되었다. SW1으로 인해 SC1이 고장 전류로부터 빠르게 분리되었고 그림 4의 경우보다 전력부담이 줄어드는 것을 확인할 수 있다. 한편, SC2는 고장 발생 약 0.017 [s] 후 퀜치가 발생하였고, 약 0.024 [s] 후 저항이 최대가 된 후, 약 0.036 [s] 후에 초전도 특성을
회복하였다. 그림 4에서 SW1이 없을 때는 SC2의 초전도 회복시간이 거의 0에 가까웠지만, SW1이 추가됨에 따라 SC2 역시 SC1과 유사하게 회복시간이 필요하게 되었다.
또한, SC1과 SC2의 순시전력(PSC1, PSC2)을 비교하면, SW1이 있을 때 SC1에 가해지는 부담이 줄어든 반면, SC2에 가해지는 부담이 증가했음을 알 수 있다. 그럼에도 SC1을 분리해야 하는 이유는 SC1이 SC2보다 먼저 고장 전류에 노출되어 상대적으로 취약하기 때문이다. 따라서 차단기는 SC1이 먼저 고장 전류를 제한한 후 분리되고, 이후 SC2가 퀜치된 후 SW2를 동작하여 회로를 차단하는 메커니즘을 갖추고 있다. 이는 SW1이 SC1의 과전류 부담을 줄여 초전도소자를 보호하는 데 효과적임을 모의 결과를 통해 확인할 수 있다.
3.2.3 SW1 동작, CLR1=5 [mH], CLR2 권수비=4:6
그림 6(a)는 CLR1=5 [mH], CLR2의 권수비가 4:6인 조건에서 SW1이 있는 DC 초전도 한류 차단기의 고장 발생 시 전압 및 전류 파형을 나타낸다. SC1에 흐르는 전류 ISC1은 0.3 [s]에 고장이 발생하였을 때 급격하게 증가하여 퀜치하고, 그 전류가 제한되었다. 퀜치로 의해 유기된 SC1의 전압 VSC1이 SW1의 동작 전압 VO를 초과하면서, 고장 발생 후 약 0.023 [s] 후에 SW1이 개방되었다. CLR1이 15 [mH]인 경우와 비교할 때, SW1의 개방 시점이 약 2 [ms] 지연되었다. 이는 CLR1의 인덕턴스가 작을수록 전류 변화를 덜 방해하고, 이로 인해 SC1에 걸리는 전압 VSC1이 작아지기 때문이다. 그리고 SC1이 초전도 특성을 잃은 후 CLR1으로 전류가 흐르며, L2와 병렬로 연결된 SC2에 흐르는 전류 ISC2가 임계전류를 넘게 되고 고장 발생 후 약 0.008 [s] 후 퀜치하였다. 이후 SW1이 개방되면서 더 큰 전류가 SC2로 흐르게 되고, 고장 발생 후 약 0.019 [s]에 SC2가 최대로 퀜치되었다. 마지막으로 SC2의 전압 VSC2가 동작 전압 VO를 넘으면서 고장 발생 약 0.064 [s] 후에 SW2가 개방되며 전류가 완전히 차단되었다.
그림 6(b)는 CLR1=5 [mH], CLR2의 권수비가 4:6인 조건에서 SW1이 포함된 DC 초전도 한류 차단기의 순시전력 및 저항 파형을 나타낸다. SC1은 고장이 발생한 직후인 0.3 [s]에 저항 RSC1이 증가하였으며, 고장 발생 후 약 0.37 [s]에 초전도 특성을 회복하였다. 이는 SW1이 개방된 이후 약 0.013 [s] 후에 초전도 상태로 복귀한 것이다. SC2는 고장 발생 약 0.008 [s] 후 저항 RSC2가 증가하였고, 고장 발생 약 0.019 [s] 후 최대 저항값을 가졌고, 약 0.059 [s] 후 초전도 특성을 회복하였다. CLR1=15 [mH]인 그림 5(b)와 비교했을 때, SC2의 회복 특성은 큰 차이가 없지만, SC1의 회복시간은 약 12 [ms] 더 빨리 초전도 상태로 복귀한 것을 확인할 수 있다. 이는 CLR1의 크기가 작을 때 SC1이 더 빠르게 초전도 특성으로 회복된다는 것을 의미하며, CLR1이 작은 것이 SC1 회복시간을 고려하면 더 적합하다고 볼 수 있다.
그림 6. SW1이 있는 경우 5 [mH]의 CLR1과 CLR2의 권수비가 4:6인 가변 CLR을 이용한 초전도 한류 차단기의 고장 전류 제한 및 차단 파형 (a) 전류(ICB, ISC1, ISC2)와 전압(VSC1, VSC2) 파형 (b) 초전도소자 SC1과 SC2의 저항과 순시전력 파형
Fig. 6. DC fault current limiting and interrupting operational waveforms of the SCL-CB
with adjustable CLR with CLR1's inductance of 5 [mH] and CLR2’s turn ratio of 4:6 when SW1 is present (a) Current(ICB, ISC1, ISC2) and voltage (VSC1, VSC2) waveforms (b) Resistance and instantaneous power waveforms of superconducting elements
SC1 and SC2
3.2.4 SW1 동작, CLR1=15 [mH], CLR2 권수비=6:4
그림 7(a)는 CLR1=15 [mH], CLR2의 권수비가 6:4인 조건에서 SW1이 포함된 DC 초전도 한류 차단기의 고장 발생 후 전압 및 전류 파형을 나타낸다. SC1에 흐르는 전류 ISC1은 고장이 발생한 직후 과전류가 흐르면서 임계전류 IC를 초과하여 퀜치가 발생하였고, 이로 인해 SC1 양단에 전압 VSC1이 유기되었다. VSC1이 SW1의 동작 전압 VO를 넘자 고장 발생 약 0.02 [s] 후에 SW1이 개방되었다. 한편, SC1이 저항값을 갖게 되면서 CLR1으로 전류가 흐르게 되었고, 이는 L2와 병렬로 연결된 SC2에도 영향을 미쳐 SC2가 고장 발생 약 0.015 [s] 후 퀜치하기 시작하였다. SC2는 약 0.022 [s] 후 최대로 퀜치하였고, SC2의 전압 VSC2가 SW2의 동작 전압을 만족하면서 고장 발생 약 0.075 [s] 후 SW2가 개방되어 회로가 완전히 차단되었다.
같은 CLR1의 크기를 가지면서 CLR2의 권수비가 4:6인 그림 5의 경우와 비교해 보면, SC1과 SC2의 퀜치 시점은 비슷하고 SW1의 개방 시점 또한 거의 동일했지만, 고장 전류가 차단되는 시점은 권수비가 6:4일 때 약 9 [ms] 지연되었다. 이는 CLR2의 권수비 변화가 전류 분배와 차단 동작에 영향을 미쳐 권수비가 6:4일 때 차단 시점이 지연되는 것을 확인할 수 있다.
그림 7(b)는 같은 조건에서 시뮬레이션한 DC 초전도 한류 차단기의 고장 발생 시 순시전력 및 저항 파형을 나타낸다. SC1의 저항 RSC1은 고장 발생 직후 증가하였고, 고장 발생 약 0.046 [s] 후 초전도 특성을 회복하였다. SC2의 저항 RSC2는 고장 발생 약 0.015 [s] 후 발생하여, 약 0.022 [s] 후 최대 저항값에 도달하였다가, 약 0.037 [s] 후에 초전도 특성으로
회복 되었다. 또한, CLR1과 CLR2의 인덕턴스 특성으로 인해 SW2가 개방되면서 역전류가 흐르게 되는데, 역전류 ISC2가 임계전류 IC를 초과하면서 2차 퀜치가 발생하게 된다. 이는 권수비가 4:6인 그림 6과 비교되는 부분으로, 이 2차 퀜치는 차단기 개방과 동시에 이루어졌으며 약 0.024 [s] 후에 SC2가 다시 초전도 상태로 회복되었다. 이러한 결과는 권수비에 따른 차이를 명확하게 보여준다.
그림 7. SW1이 있는 경우 15 [mH]의 CLR1과 CLR2의 권수비가 6:4인 가변 CLR을 이용한 초전도 한류 차단기의 고장 전류 제한 및 차단 파형 (a) 전류(ICB, ISC1, ISC2)와 전압(VSC1, VSC2) 파형 (b) 초전도소자 SC1과 SC2의 저항과 순시전력 파형
Fig. 7. DC fault current limiting and interrupting operational waveforms of the SCL-CB
with adjustable CLR with CLR1's inductance of 15 [mH] and CLR2’s turn ratio of 6:4 when SW1 is present (a) Current(ICB, ISC1, ISC2) and voltage (VSC1, VSC2) waveforms (b) Resistance and instantaneous power waveforms of superconducting elements
SC1 and SC2
4. 결 론
본 논문에서는 두 권선이 직렬 가극성으로 연결된 DC 초전도 한류 차단기에 소자 보호를 위한 스위치(SW1)를 추가하여, CLR1의 변화와 CLR2의 권수비의 변화에 따른 고장 전류 제한 및 차단특성을 분석하였다. SW1이 없는 경우, 초전도소자 SC1이 회로로부터 분리되지 않기 때문에 전력부담이 컸고, 회복시간도 오래 걸렸다. SW1이 있을 때, CLR1의 크기가 크면 SC1의 초전도 상태로의 회복시간이 오래 걸렸으며, 부담하는 전력의 피크값도 크게 나타났다. 마지막으로 CLR2의 권수비가 4:6일 때보다 6:4일 때, 차단 시점이 늦어졌으며 SW2이 개방될 때, CLR1과 CLR2로 인해 개방 회로에 역으로 전류가 흐르게 되었고, 이 전류가 임계전류 IC를 초과하면서 2차 퀜치도 발생하였다.
이러한 모의를 통해 가변 CLR을 이용한 DC 초전도 한류 차단기에 사용되는 CLR1의 크기를 줄이고, CLR2의 권수비도 낮추면서 동시에 소자를 보호하는 SW1을 추가하면, 차단기의 동작시간을 줄이면서, 초전도소자가 부담하는 전력도 줄여 초전도소자를 빠르게 초전도 상태로 회복시킬 수 있음을 확인하였다.
Acknowledgements
This work was supported by Korea Institute for Advancement of Technology (KIAT) grant
funded by Korea Government (MOTIE)
(P0017033, The Competency Development Program for Industry Specialist) and also by
project for Collabo R&D between Industry, University, and Research Institute funded
by Korea Ministry of SMEs and Startups in 2023 (RS-2023-00226455).
References
Akorede, Mudathir Funsho, Hashim Hizam, and Edris Pouresmaeil, “Distributed energy
resources and benefits to the environment,” Renewable and sustainable energy reviews,
vol. 14, no. 2, pp. 724-734, 2010.doi.org/10.1016/j.rser.2009.10.025
Huo, Qunhai, et al., “Review of DC circuit breaker application,” Electric Power Systems
Research 209: 107946, 2022.doi.org/10.1016/j.epsr.2022.107946
D. Bösche, E. -D. Wilkening, H. Köpf, and M. Kurrat, “Hybrid DC Circuit Breaker Feasibility
Study,” IEEE Transactions on Components, Packaging and Manufacturing Technology, vol.
7, no. 3, pp. 354-362, 2017. Doi: 10.1109/TCPMT.2016.2613579
M. Komatsu, Approach, and basic evaluation for the DC circuit breaker with fault current
limiting feature, INTELEC, Int. Telecommun. Energy Conf., vol. 2016-Novem, pp. 0–4,
2016. Doi: 10.1109/INTLEC.2016.7749138.
iu, Siyuan, et al., “Mechanical DC circuit breaker model for real time simulations,”
International Journal of Electrical Power & Energy Systems vol. 107, pp.110-119, 2019.doi.org/10.1016/j.ijepes.2018.11.014
S. Zen, T. Hayakawa, K. Nakayama, and K. Yasuoka, “Development of an arcless DC circuit
break using a mechanical contact and a semiconductor device,” Electrical Contacts
2017 IEEE Holm Conference on, pp. 249-252, 2017.Doi: 10.1109/HOLM.2017.8088095
Noe, Mathias, and Michael Steurer, “High-temperature superconductor fault current
limiters: concepts, applications, and development status,” Superconductor science
and technology, vol. 20, no.3, R15, 2007. Doi: 10.1088/0953-2048/20/3/R01
Park, Min Ki, and Sung Hun Lim, “Fault current limiting and magnetizing characteristics
of the autotransformer type SFCL,” Transactions on Electrical and Electronic Materials,
vol. 18, no.3, pp.159~162.2017.doi.org/10.4313/TEEM.2017.18.3.159
저자소개
He obtained his Bachelor of Science degree from Soongsil Univ., Korea, in 2024. He
is currently pursuing a Master of Science degree in Electrical Engineering at Soongsil
Univ..
She obtained her Bachelor of Science degree from Soongsil Univ., Korea, in 2024. She
is currently pursuing a Master of Science degree in Electrical Engineering at Soongsil
Univ..
He received B.S., M.S., Ph.D. degrees from Chonbuk National Univ., Korea in 1996,
1998, and 2003, respectively. Currently, he is a professor in the Dept. of Electrical
Engineering at Soongsil Univ., Korea.