강휘준
(Huijune Kang)
1iD
장유나
(Youna Jang)
2iD
안달
(Dal Ahn)
†iD
-
(Dept. of Information and Convergence Technology, Soonchunhyang University, Republic
of Korea.)
-
(Dept. of Electrical and Electronic Engineering, Soonchunhyang University, Republic
of Korea.)
Copyright © The Korea Institute for Structural Maintenance and Inspection
Key words
Gysel power divider, High-power resistor, Parasitic component, Compensation circuit, Impedance matching
1. 서 론
최근 무선 통신 시스템의 발전으로 인해 RF 및 마이크로파 시스템의 중요성은 나날이 증가하고 있다. 이러한 시스템의 효율적인 신호 전달과 분배는
전체 시스템의 성능을 좌우하는 핵심 요소 중 하나로, 전력 분배기(Power divider)는 송수신 경로에서 신호를 균등하게 분배하거나 결합하는
역할을 수행하며, 다양한 응용 분야에서 필수적인 구성 요소로 사용되고 있다. 특히, 위성 통신, 레이다 시스템, 방송 송수신 장비, 군사 통신 장비
등과 같은 고출력 환경에서는 높은 전력 처리 능력을 가지면서도 낮은 삽입손실과 우수한 반사 특성을 유지하는 전력 분배기의 필요성이 더욱 요구되고 있다[1-3].
이러한 요구사항을 충족시키기 위해 다양한 전력 분배기의 구조가 제안되어 왔다. 그중에서도 가이젤 전력 분배기(Gysel power divider)는
우수한 격리 특성과 회로 안정성은 물론, 접지된 저항을 이용함으로써 높은 전력 처리 능력과 효과적인 열 방출 경로를 제공하여 고전력 환경에 적합한
구조로 주목받고 있다. 이러한 장점들 덕분에, 가이젤 구조를 기반으로 다른 전력 분배기 구조와의 결합, 대역폭 향상, 전력 비율 제어, 유전체 변화
등을 통해 성능을 향상시키려는 다양한 연구가 활발히 진행되고 있다[4-8].
그러나 고전력 환경에서의 전력 분배기 회로의 또 다른 중요한 요소는 고전력 저항의 사용이다. 고전력 저항은 높은 전력 처리 능력을 갖추고 있지만,
구조적 특성으로 인해 고주파 환경에서는 기생 인덕턴스와 기생 커패시턴스가 발생하게 된다. 이로 인해 저항 은 단순한 소자가 아닌, 기생 인덕턴스와
기생 커패시턴스가 결합된 복합 소자로 동작하게 되며, 이러한 기생 성분은 고주파 회로의 성능에 악영향을 줄 수 있다. 따라서 이러한 기생 성분을 고려한
회로 설계가 필요하다.
본 논문에서는 고전력 저항의 특성을 분석하고 이를 이용한 가이젤 전력 분배기를 설계할 경우, 기생 성분에 의해 발생하는 성능 저하를 분석하였다. 또한,
임피던스 정합(Impedance matching)을 통한 보상회로를 설계함으로써 고전력 저항의 기생 성분을 고려한 가이젤 전력 분배기 설계 방법을
제안한다. 제안하는 설계 방법을 검증하기 위해 중심 주파수 400[MHz]에서 반사손실을 의미하는 $S_{11}$과 격리손실을 의미하는 $S_{22}$가
-20[dB] 이하로 동작하고 출력 포트로 동위상의 신호가 동분배되는 가이젤 전력 분배기를 설계 및 제작하여 실증실험을 수행하고 그 실험결과를 통해
제안한 방법의 성능을 입증하였다.
2. 고전력 저항의 특성 분석
분석
고전력 저항은 구조적 특성으로 인해 기생 인덕턴스와 커패시턴스를 포함하게 되며, 이러한 기생 성분의 영향으로 인해 고주파 환경에서는 단순한 저항 소자가
아닌 복합 소자로 동작하게 된다. 즉, 주파수에 따라 저항 소자의 특성이 변화하여 고전력 저항을 사용한 회로의 성능에 영향을 줄 수 있다. 따라서,
고주파에서의 회로 설계를 위해 고전력 저항의 실제 특성을 분석하는 과정이 필요하다.
그림 1에 도시한 고전력 저항에 대한 명세는 표 1에 수록하였다. 해당 고전력 저항의 실제적인 특성을 고려하고 분석하기 위해 계측을 기반한 디임베딩(De-embedding) 기법을 통해 소자의 특성을
추출하였다.
그림 1. 고전력 저항
Fig. 1. High-power resistor
표 1 고전력 저항의 명세
Table 1 Specifications of high-power resistor
Parameter
|
Value
|
Available Maximum Frequency
|
1000[MHz]
|
Power
|
500[W]
|
Resistance($\pm $5%)
|
100[ Ω]
|
Overall Size
|
12.7$\times$ 31.75[$mm^{2}$ ]
|
추출한 고전력 저항과 이상적인 100[Ω] 저항의 동작 특성을 비교ㆍ분석하기 위해 그림 2와 같이 각각의 저항을 접지된 형태로 회로를 구성하였다. 그림 3은 그림 2에 도시한 회로들의 특성을 분석하기 위한 정규화된 임피던스이다. 그림 3(a)는 그림 2(a)의 회로에서 Port1에 대한 $S_{11}$이고 그림 3(b)는 그림 2(b)의 회로에서 Port2에 대한 $S_{22}$이다. 본 논문에서의 회로 시뮬레이션은 ANSYS 사의 Circuit과 Keysight 사의 ADS를
사용하여 진행하였다.
주파수 400[MHz]에서 이상적인 저항의 경우, 그림 3(a)에서와 같이 2+j0[Ω]의 값을 가진다. 반면에, 고전력 저항의 경우, 그림 3(b)에서와 같이 1.456–j0.828[Ω]의 값을 가진다. 이를 통해 고전력 저항은 이상적인 저항과 같이 동작하지 않고 기생 성분의 영향을 받아 복합
소자로 동작함을 확인할 수 있다.
그림 2. 저항의 특성을 분석하기 위한 회로 (a) 접지된 이상적인 저항 (b) 접지된 고전력 저항
Fig. 2. Circuit for analyzing characteristics of resistors (a) Grounded ideal resistor
(b) Grounded high-power resistor
그림 3. 그림 2의 정규화된 임피던스 (a) 접지된 이상적인 저항 (b) 접지된 고전력 저항
Fig. 3. Normalized impedance of Fig. 2 (a) Grounded ideal resistor (b) Grounded high-power resistor
고전력 저항을 이용하여 가이젤 전력 분배기를 설계할 경우, 기생 성분에 의해 발생할 수 있는 영향을 분석할 필요가 있다. 이를 위해, 표 2에 제시한 가이젤 전력 분배기의 명세 기반으로, 그림 4와 같이 이상적인 전송선로를 이용하여 가이젤 전력 분배기의 회로를 설계하였다. 이때, 회로를 구성하는 저항은 그림 4(a)에서 이상적인 100[Ω] 저항으로 구성하였으며, 그림 4(b)는 추출한 고전력 저항으로 구성하였다. 그림 4(a)에 대한 회로 시뮬레이션 결과는 그림 5와 같고 그림 4(b)에 대한 회로 시뮬레이션 결과는 그림 6과 같다. 이때, $S_{11}$은 삽입손실을 의미하고 $S_{21}$과 $S_{31}$은 출력되는 신호의 전력분배 및 삽입손실을, $S_{32}$는
출력 포트 간의 격리도 혹은 격리손실을 의미한다. 또한, Phase difference는 출력포트로 출력되는 신호들 사이의 위상차를 의미한다.
그림 5와 그림 6을 통해 $S_{11}$, $S_{21}$, $S_{31}$ 및 위상차는 회로를 구성하는 저항의 종류에 따라 큰 영향을 받지 않음을 확인할 수 있다.
그러나 회로에 고전력 저항을 적용한 경우, $S_{32}$의 파형이 회로의 중심 주파수인 400[MHz]보다 낮은 주파수에서 형성되면서 중심 주파수에서의
격리손실이 증가하게 되고, 이는 결과적으로 회로의 성능 저하로 이어지게 된다. 이러한 현상은 앞서 확인한 바와 같이 고전력 저항의 기생 성분에 기인한
것으로, 고전력 저항을 이용하여 가이젤 전력 분배기 설계 시에는 고전력 저항의 기생 성분을 고려할 필요가 있다.
표 2 가이젤 전력 분배기의 명세
Table 2 Specifications of gysel power divider
Parameter
|
Value
|
Center Frequency
|
400[MHz]
|
Return Loss
|
20[dB]
|
Isolation Loss
|
20[dB]
|
Port Impedance
|
50[Ω ]
|
그림 4. 각각의 저항으로 구성한 이상적인 가이젤 전력 분배기 (a) 이상적인 저항 (b) 고전력 저항
Fig. 4. Ideal gysel power divider composed of individual resistor (a) Ideal resistor
(b) High-power resistor
그림 5. 그림 4(a)의 회로 시뮬레이션 결과 (a) S-parameter (b) 출력포트 간의 위상차
Fig. 5. Circuit simulation results of Fig. 4(a) (a) S-parameter (b) Phase difference between output ports
그림 6. 그림 4(b)의 회로 시뮬레이션 결과 (a) S-parameter (b) 출력포트 간의 위상차
Fig. 6. Circuit simulation results of Fig. 4(b) (a) S-parameter (b) Phase difference between output ports
3. 정합회로를 통한 가이젤 전력 분배기 설계
앞서 분석한 바와 같이, 고전력 저항은 기생 성분의 영향으로 인해 이상적인 저항이 아니라 복합 소자로 동작하게 되며, 이로 인해 가이젤 전력 분배기의
격리손실이 증가하게 된다. 이러한 성능 저하를 보완하기 위해, 고전력 저항의 기생 성분을 고려하여 보상회로를 설계하고, 이를 추가하여 회로의 성능을
개선할 수 있다. 또한, 가이젤 전력 분배기의 구조를 유지함으로써 기존의 장점을 유지할 수 있다.
이를 위해 고전력 저항이 가이젤 전력 분배기의 중심 주파수인 400[MHz]에서 이상적인 100[Ω] 저항과 임피던스 정합이 이루어지도록 설계한 보상회로를
그림 7에 나타내었다. 해당 보상회로는 접지된 고전력 저항과 이를 보상하기 위한 Short stub 및 직렬 전송선로로 구성된다. 본 보상회로는 Single-stub
matching 기법을 기반으로 설계하였으며, 전체 회로의 전기적 길이를 최소화하고 최적화하기 위해 Open stub 대신 Short stub을 사용하였다.
그림 7. 고전력 저항의 기생 성분을 고려한 보상회로 설계 단계
Fig. 7. Compensation circuit design step considering parasitic components of high-power
resistor
그림 7에는 임피던스 정합 과정의 각 단계를 시각적으로 표현하였으며, 그림 7에서 (1)은 보상 이전의 접지된 고전력 저항 단독 구조를, (2)는 여기에 Short stub을 병렬로 추가한 구조를, (3)은 직렬의 전송선로까지
포함된 최종 보상회로를 각각 나타낸다. 특히, 병렬의 Short stub을 연결함에 따라 어드미턴스의 허수부가 변화하게 되며, 이를 확인하기 위해
그림 8과 같이 각 단계의 정규화된 어드미턴스를 Smith chart 상에 나타내었다. 또한, 각 임피던스 정합 단계에서의 정규화된 임피던스 및 어드미턴스
값은 표 3에 정리하였다. 이를 통해 중심 주파수인 400[MHz]에서 고전력 저항의 정규화된 임피던스가 보상회로 적용 전에는 1.456–j0.828[Ω]에서
보상회로 적용 후에는 2.056+j0.023[Ω]으로 동작함을 확인할 수 있다. 이는 보상회로를 추가함에 따라 해당 고전력 저항이 중심 주파수에서
이상적인 100[Ω] 저항에 근접한 특성을 갖음을 의미한다.
그림 8. 그림 7의 보상회로 설계 단계에 따른 정규화된 어드미턴스
Fig. 8. Normalized admittance according to compensation circuit design step of Fig. 7
표 3 그림 7의 정규화된 임피던스와 어드미턴스
Table 3 Normalized Impedances and admittances of Fig. 7
Design step
|
Normalized impedance[Ω]
|
Normalized admittance[℧]
|
(1)
|
1.456-j0.828
|
0.519+j0.295
|
(2)
|
1.182+j0.938
|
0.519-j0.412
|
(3)
|
2.056+j0.023
|
0.486-j0.006
|
그림 9의 회로는 그림 7에서 나타낸 보상회로를 가이젤 전력 분배기 회로에 추가한 회로이다. 이에 대한 회로 시뮬레이션 결과는 그림 10에 나타내었으며, 이를 통해 보상회로를 추가함에 따라 고전력 저항의 기생 성분이 보상되어 증가했던 회로의 격리손실이 개선됨을 확인할 수 있다.
그림 9. 보상회로를 추가한 가이젤 전력 분배기
Fig. 9. Gysel power divider with compensation circuit
이상적인 저항과 고전력 저항을 사용한 경우의 가이젤 전력 분배기 회로 시뮬레이션 결과인 그림 5와 그림 6, 보상회로를 추가한 경우의 시뮬레이션 결과인 그림 10을 중심 주파수인 400[MHz]에서 비교한 내용을 표 4에 정리하였다. 회로 시뮬레이션 결과를 살펴보면 $S_{11}$, $S_{21}$, $S_{32}$ 및 위상차에서는 큰 변동이 없으나, 이상적인 저항을
고전력 저항으로 대체함에 따라 격리손실인 $S_{32}$가 –131.13[dB]에서 –17.11[dB]로 크게 증가하여 회로 성능이 저하된 것을 확인할
수 있다. 그러나 성능 저하를 개선하기 위해 설계한 보상회로에 의해 $S_{32}$는 –42.5[dB]로 감소되었으며, 이를 통해 고전력 저항의 기생
성분이 효과적으로 보상되어 격리손실이 개선되었음을 확인할 수 있다.
표 4 그림 5와 그림 6, 그림 10에 도시한 회로 시뮬레이션 결과 비교 @400[MHz]
Table 4 Comparison of circuit simulation results shown in Fig. 5, Fig. 6 and Fig. 10 @400[MHz]
Parameter
|
Fig. 5
|
Fig. 6
|
Fig. 10
|
S(1,1)[dB]
|
-100.35
|
-100
|
-100
|
S(2,1)[dB]
|
-3.01
|
-3.01
|
-3.01
|
S(3,1)[dB]
|
-3.01
|
-3.01
|
-3.01
|
S(3,2)[dB]
|
-131.13
|
-17.11
|
-42.5
|
Phase difference [deg]
|
0
|
0
|
0
|
그림 10. 그림 9의 회로 시뮬레이션 결과 (a) S-parameter (b) 출력포트 간의 위상차
Fig. 10. Circuit simulation results of Fig. 9 (a) S-parameter (b) Phase difference between output ports
그림 11의 회로는 그림 9의 보상회로를 추가한 이상적인 가이젤 전력 분배기에 대해 설계한 3D model이다. 이는 EM simulation tool인 HFSS(High Frequency
Structure Simulator)를 통해 설계하였으며, 기판은 유전율이 2.97인 Taconic RF-35를 사용하였다. 해당 기판에 대한 명세는
표 5에 정리하였다. 또한, 그림 12와 같이 고전력 저항의 특성을 EM 시뮬레이션 상에서 반영하였다. 이에 대한 EM 시뮬레이션 결과는 그림 13과 같고 400[MHz]에서의 EM 시뮬레이션 결과는 표 6에 정리하였다.
그림 11. 보상회로를 추가한 가이젤 전력 분배기의 3D model
Fig. 11. 3D model of gysel power divider with compensation circuit
표 5 기판의 명세(Taconic RF-35)
Table 5 Specifications of Substrate(Taconic RF-35)
Parameter
|
Value
|
Dielectric Constant ( $\varepsilon_{r}$)
|
2.97
|
Dissipation Factor (Tan $\delta$)
|
0.0012
|
Dielectric Thickness [mm]
|
0.762
|
Copper Thickness [mm]
|
0.035
|
그림 12. EM 시뮬레이션을 통해 고전력 저항 특성을 반영한 기판
Fig. 12. Substrate reflecting high-power resistance characteristics through EM simulation
그림 13. 그림 11의 EM 시뮬레이션 결과 (a) S-parameter (b) 출력포트 간의 위상차
Fig. 13. EM simulation results of Fig. 11 (a) S-parameter (b) Phase difference between output ports
표 6 그림 13에 도시한 EM 시뮬레이션 결과 @400[MHz]
Table 6 EM simulation result shown in Fig. 13 @400[MHz]
Parameter
|
Value
|
S(1,1)[dB]
|
-31.43
|
S(2,1)[dB]
|
-3.04
|
S(3,1)[dB]
|
-3.03
|
S(3,2)[dB]
|
-29.16
|
Phase difference[deg]
|
-0.11
|
표 4에서의 그림 10의 보상회로를 추가한 가이젤 전력 분배기의 회로 시뮬레이션 결과와 표 6에서의 EM 시뮬레이션 결과를 비교한 결과, EM 시뮬레이션에서는 기판 명세가 반영됨에 따라 이상적인 전송선로로 구성된 회로 시뮬레이션 결과에 비해
전반적인 손실이 발생한 것을 확인할 수 있다. 그럼에도 불구하고, EM 시뮬레이션 결과에서 $S_{11}$과 $S_{32}$가 -20[dB] 이하로
유지되며, 출력 신호 역시 동위상 및 동분배 특성에 근접하여 안정적으로 동작함을 확인할 수 있다.
4. 실증실험 및 결과
그림 11에 도시한 보상회로를 추가한 가이젤 전력 분배기의 3D model을 기반으로 그림 14와 같이 회로를 제작하였다. 3D model과 동일하게 제작하기 위해서 표 2에 도시한 Taconic RF-35의 기판을 사용하여 회로를 제작하였으며, 제작한 회로의 전체 면적은 191.68$\times$170.3[$mm^{2}$]이다.
그림 14. 제작된 보상회로를 추가한 가이젤 전력 분배기
Fig. 14. Fabricated gysel power divider with compensation circuit
제작한 회로를 계측하기 위해 입출력 단에는 SMA 커넥터를, 보상회로 측에는 표 1에 명세한 고전력 저항을 납땜하여 연결하였다. 계측은 Keysight 사의 Network analyzer를 사용하였으며, 300[kHz]~800[MHz]의
주파수 범위에 대해서 3-Port calibration을 진행하였다. 이와 같은 과정을 통해 계측한 결과는 그림 14와 같고 중심 주파수인 400[MHz]에서의 계측 결과는 표 7에 정리하였다.
EM 시뮬레이션 결과와 계측 결과를 비교하기 위해 표 6과 표 7을 대조해 보면, 삽입손실 감소, 격리손실 및 삽입손실 증가, 출력신호 분배비율 변동, 위상차 증가 등 약간의 차이가 나타난 것을 확인할 수 있다.
이러한 차이는 회로 제작 과정에서 발생한 오차로 인한 것으로 해석된다. 그럼에도 불구하고, 계측 결과에서 $S_{11}$과 $S_{32}$가 모두
-20[dB] 이하로 동작하고, 출력 신호 역시 동위상 및 동분배 특성에 근접함을 확인 하였다. 이를 통해 보상회로를 추가함으로써 고전력 저항의 기생
성분을 효과적으로 보상하여 고전력 저항으로 인한 성능 저하를 실험적으로 개선할 수 있음을 입증하였다.
표 7 그림 15에 도시한 계측 결과 @400[MHz]
Table 7 그림 15에 도시한 계측 결과 @400[MHz]
Parameter
|
Value
|
S(1,1)[dB]
|
-35.57
|
S(2,1)[dB]
|
-3.16
|
S(3,1)[dB]
|
-3.10
|
S(3,2)[dB]
|
-25.09
|
Phase difference[deg]
|
-0.22
|
그림 15. 그림 14의 계측 결과 (a) S-parameter (b) 출력포트 간의 위상차
Fig. 15. Measurement results of Fig. 14 (a) S-parameter (b) Phase difference between output ports
5. 결 론
본 논문에서는 계측을 기반한 디임베딩을 통해 추출한 고전력 저항 특성을 통해 소자의 기생 성분을 고려한 가이젤 전력 분배기 설계 방법을 제안하고 이를
적용하여 설계 및 제작을 진행하였다. 보상회로를 추가한 구조는 고전력 저항의 기생 성분을 정밀하게 보상함으로써 격리손실을 줄이고 회로의 성능을 개선하는
효과가 나타났으며, 기존 회로의 구조를 유지함으로써 기존 장점을 유지할 수 있었다. 시뮬레이션 및 계측 결과 모두 반사손실과 격리손실인 $S_{11}$과
$S_{32}$가 -20[dB] 이하로 나타났으며, 적은 삽입손실로 동위상의 신호가 동분배에 근접하여 동작하는 것을 확인하였다.
결과적으로, 본 연구에서 제안한 설계 방법은 고전력 저항을 사용하는 가이젤 전력 분배기의 성능을 향상시킬 수 있는 효과적인 설계 접근법을 제시하며,
향후 고전력 무선 시스템 및 송수신 장치에서 실용적으로 적용될 수 있을 것으로 기대된다.
감사의 글
본 연구는 과학기술정보통신부 및 정보통신기획평가원의 학석사연계ICT핵심인재양성사업의 연구결과와 순천향대학교 Research Fund로 수행되었음
(IITP-2025-RS-2024-00436500)
References
M. A. Maktoomi and M. S. Hashmi Indraprastha, “A novel power divider structure using
the gysel and wilkinson power dividers with only one grounded resistor,” 2015 IEEE
MTT-S International Microwave and RF Conference (IMaRC), Hyderabad, India, pp. 227-229,
2015. DOI:10.1109/IMaRC.2015.7411382

M. Garah, E. Kenane and A. Sila, “Design and Parametric Study of a GYSEL Power Divider
for Mobile Applications,” 2023 5th Novel Intelligent and Leading Emerging Sciences
Conference (NILES), Giza, Egypt, pp. 51-54, 2023. DOI:10.1109/NILES59815.2023.10296676

R. Sinha, “Design Guidelines and Applications for Dual-Band Rat-Race Couplers and
Gysel Power Dividers With Unequal Amplitude Imbalances [Application Notes],” in IEEE
Microwave Magazine, vol. 26, no. 3, pp. 88-98, March 2025. DOI:10.1109/MMM.2024.3415241

R. Nemati, S. Karimian, H. Shahi, N. Masoumi and S. Safavi-Naeini, “Multisection Combined
Gysel–Wilkinson Power Divider With Arbitrary Power Division Ratios,” in IEEE Transactions
on Microwave Theory and Techniques, vol. 69, no. 3, pp. 1567-1578, March 2021. DOI:10.1109/TMTT.2020.3048162

M. A. Ahmed, H. N. Kheirallah, A. S. Eltrass, A. S. I. Amar and A. Almslmany, “A New
Enhanced Design of broadband Gysel Power Divider and Combiner,” 2023 International
Microwave and Antenna Symposium (IMAS), Cairo, Egypt, pp. 75-78, 2023. DOI:10.1109/IMAS55807.2023.10066898

A. F. El-Agamy, A. Alieldin, A. M. El-Akhdar and M. Darwish, “A Broadband Stripline
Gysel High-Power Combiner for L-band Radar Applications,” 2023 International Telecommunications
Conference (ITC-Egypt), Alexandria, Egypt, pp. 581-584, 2023. DOI:10.1109/ITC-Egypt58155.2023.10206111

B. Stošić and M. Nedelchev, “On Differences Between Transmission Line-based Wave Digital
Models of Gysel Power Dividers,” 2022 IEEE International Black Sea Conference on Communications
and Networking (BlackSeaCom), Sofia, Bulgaria, pp. 336-340, 2022. DOI:10.1109/BlackSeaCom54372.2022.9858242

W. Khattak, B. Sugumaran, A. Baba, O. Silva, M. AlMansoori and F. Vega, “Wide-Band
Gysel Combiner for C-Band High Power Applications,” 2024 International Microwave and
Antenna Symposium (IMAS), Marrakech, Morocco, pp. 1-4, 2024. DOI: 10.1109/IMAS61316.2024.10818049.

저자소개
2025년 2월 순천향대학교 대학원 ICT융합학과 (공학석사)
2019년 2월 순천향대학교 대학원 전기통신시스템공학과 (공학박사)
2019년 2월~2021년 : 순천향대학교 강사 및 참여연구원
2021년~현재 : 순천향대학교 전파메카트로닉스 연구센터 연구교수
1986년 2월 서강대학교 대학원 전자공학과 (공학선사)
1990년 8월 서강대학교 대학원 전자공학과 (공학박사)
1990년 9월~1992년 8월 한국전자통신연구소 선임연구원
1992년 9월~현재: 순천향대학교 전기공학과 교수