2.2.1 하드웨어 구성

PSP는 절연을 위한 3권선 변압기와 직렬 구성된 3-level NPC(neutral-point-clamped) 컨버터, TP의 전원 차단 및 과전류 제한을 위한 buck 컨버터로 구성된다. SM의 DC 1800V를 공급하기 위해 전원 공급부로써 다양한 토폴로지를 검토하였으나, 전력 반도체소자의 정격 전압, 시스템 비용 절감, 효율 향상, 절연 성능 향상, 유지보수의 용이성 등을 고려하여 3-level NPC 컨버터의 직렬 구성으로 선정하였다. PSP는 입력부의 3권선 절연변압기(Y-D-D)를 통해 2개의 3-level NPC에 절연된 전원을 공급받는다. 변압기의 1차측은 계통 접지가 되어 있으며, 2차측 및 PSP의 외함은 비접지 상태로 운전된다. 두 개의 절연된 컨버터의 직렬연결 시, 동일 외함 접지를 수행하는 경우 다중 접지 형태로 구성되어 각 NPC간에 누설전류가 순환하는 문제가 발생할 수 있기 때문이다^[10]. 이에 따라, 각각의 NPC는 비접지 상태로 운전되며, PSP를 제어하기 위한 모든 제어 신호는 절연된 상태로 연결되었다.

각각의 NPC는 3권선 변압기를 통한 입력전원을 통해 각각 독립적인 출력 전압 제어(vnpc1, vnpc2)를 수행하며, 이는 직렬 연결되어 최종적으로 TP의 입력 전압인 vdclink를 형성한다 ^[11]. 또한 PSP 입력단의 3권선 변압기를 통해 NPC간 순환전류 발생을 방지하게 된다. vnpc1, vnpc2, vdclink는 다음과 같으며, 표 2는 PSP의 전기적 파라미터를 보여준다.

Buck 컨버터의 경우, 정상 상황에서는 전력을 bypass 하는 용도로 사용된다. 그러나, TP에서 큰 과도 상태가 발생하는 경우, buck 컨버터의 인덕터로 인해 과도응답이 직접적으로 NPC의 출력으로 전달되지 않기 때문에 DC link의 버퍼로써의 역할로 활용될 수 있다. 또한, TP에서의 사고 발생 시, 시스템 보호를 위한 전원 차단, 과전류 제한 등의 기능을 수행한다.

TP는 4개의 SM과 1mH의 arm reactor, 그리고 공진 부하로 구성된다. TP는 공진부하와 SM의 PWM 위상차를 통해 공진 전류를 발생시킨다. 즉, 본 논문의 TP에서는 공진 부하에 의해 순수 교류 전류만 발생하게 된다. 본 논문의 시험 평가 시스템의 목적은 TP를 구성하는 SM의 PWM 스위칭, 과전압 및 과전류 보호 기능, 장시간 운전 시 열 안정성 등의 정상 동작을 확인하는 것을 목표로 운전된다.

제안한 시스템에서 PSP는 TP의 전원 공급만을 수행하게 되며, TP의 운전은 SM간의 PWM 위상차를 통해 공진 전류를 발생시킴으로써 수행된다. 그림 4의 제안한 시스템 구성은 다수의 전력변환장치가 직렬, 병렬 연결된 형태이나, 제어 요소를 최소화하여 시스템 운전 복잡성이 최소화 되도록 하였다. 또한, 공진 주파수에 따라 전류의 주파수가 결정되고, SM간 위상차로 인해 전류의 크기가 결정되기 때문에 다양한 주파수 상황에서 SM의 성능을 확인할 수 있다. 표 3은 LC 공진부하의 값을 나타낸다.

2.2.2 제어기의 구성 및 기능

제어기 구성의 경우, 시험평가 시스템을 동작시키기 위한 MC(main controller)와 PSP를 제어하기 위한 PSPC(PSP controller), SM을 제어하기 위한 SMI가 존재하며, 각각의 제어기의 역할은 표 4와 같다.

PSP는 PSPC에 의해 제어되며 vdclink를 공급하기 위해 각 NPC 컨버터의 출력 전압(vnpc1, vnpc2)을 독립적으로 제어한다. 3-level NPC는 DC 전압 제어와, DQ축 전류 제어, 중성점 전압 제어를 위한 제어루프로 구성되어 동작한다.

SMI의 경우, SM과 상위 제어기 간 interface를 수행하는 제어기로, 자체적으로 전압, 전류 등의 제어를 수행하지 않는다. SMI는 상위 제어기의 명령에 따른 능동소자(IGBT, thyristor, bypass switch)의 제어 및 자기 보호기능을 수행한다.

MC는 전체 시스템 동작을 총괄하며, PSPC, SMI로부터 상태 정보를 수신하고 상위 GUI와 연동된다. 특히, SMI가 전압, 전류 제어 기능이 없기 때문에 TP의 공진 전류를 계측하여, 이의 전류 제어를 수행한다. 전류 제어의 결과값인 SM #3, #4의 위상(θarm)을 반영하여 SM의 스위칭 패턴(Q1, Q2, Q1’, Q2’)을 SMI에게 송신함으로써 TP의 위상 제어를 수행한다.

그림 5는 TP의 위상제어의 원리를 보여준다. 각 arm의 SMI는 표 2의 공진주파수에서 50% duty cycle의 PWM으로 동작하여 1800V의 크기를 갖는 square wave 형태의 전압을 출력한다. 두 arm간 위상차 θarm이 0인 경우, 즉 varm1, varm2의 위상 차이가 없는 경우 공진 부하에 전압이 인가 되지 않아 공진 전류가 흐르지 않는다. 하지만 공진 전류 제어에 의해 θarm이 변경되는 경우, 공진 부하 양단에 유효 전압이 인가되어 공진 전류가 형성된다.

그림 5. 시험부 위상 제어 동작 원리

Fig. 5. Operation principle of phase control in TP

그림 6은 시험평가 시스템의 전체 제어 블록도를 보여준다. 표 4의 제어기별 역할 및 기능에서 볼 수 있듯, 제어기별 역할은 계층적으로 구분된다. MC는 상위 GUI에서 지령값을 전달 받아 전체 동작을 관리한다. PSP의 전압 지령값의 경우 통신을 통해 PSPC로 전달되게 되며, PSPC는 지령값에 따른 출력 전압을 제어한다. 공진 전류의 경우 지령값과 공진 전류의 오차를 PI 제어기를 통해 보상한다. 표 3에서 볼 수 있듯, 공진 전류는 약 60Hz의 주파수를 갖기 때문에 전체적인 시스템 안정도를 확보하기 위해 공진 전류 제어기는 충분히 낮은 대역폭을 갖도록 설계되었다. MC는 공진 전류 제어를 수행함으로써 위상값을 계산하게 되고 이를 반영하여 SM의 능동소자 스위칭을 제어한다.

그림 6. Sub-module 시험평가 시스템의 전체 제어 블록도

Fig. 6. Overall block diagram of sub-module evaluation system

2.2.3 초기구동 시퀀스

그림 7은 제안된 시험평가 시스템이 초기 구동하는 과정에서 발생할 수 있는 과전압 문제를 보여준다. 본 논문에서 SM은 내부에 포함된 커패시터 전압을 통해 제어 전원을 형성한다. 따라서, 커패시터 전압이 충분히 충전되지 않은 상태에서는 SM의 gate drive 및 보호 회로가 정상적으로 동작하지 않는다. 즉, 능동 소자는 의도하지 않은 비정상 상태에 놓일 수 있으며, 이는 전체 시스템의 안전한 기동을 방해하는 주요 원인이 된다. 따라서, 시험평가 시스템에서는 이러한 문제를 예방하기 위해 MC를 통해 PSPC에 제어 및 동작 명령을 전달하여 PSP를 구동한다. PSP가 동작함에 따라 TP는 약 1800V의 직류 전압을 공급받게 되고, TP를 구성하는 SM은 내부 다이오드 정류 동작을 통해 900V까지 충전된다. 이 상태에서 MC의 공진 전류 제어를 수행하는 경우 50%의 duty cycle로 SM이 동작함에 따라 충분히 충전되지 않은 커패시터 전압과 입력 전압 간의 불일치로 인해 큰 과도 전류 및 과도 전압이 발생하게 된다. 이는 단순한 파형 왜곡을 넘어 SM에 심각한 스트레스를 인가하여 시스템 파손을 일으킬 수 있다. 따라서, 시스템 초기 동작 시, SM의 duty cycle을 0~50%로 서서히 증가시켜 SM의 커패시터를 충전시키는 초기 구동 시퀀스가 필수적으로 적용되어야 함을 확인할 수 있다. 초기 구동 시퀀스를 포함한 전체 시스템 운전의 흐름도는 그림 8과 같다.

그림 7. 초기 구동 시 과전압 문제

Fig. 7. Overvoltage problem in initial startup

그림 8. 전체 시스템 운전의 흐름도

Fig. 8. Flowchart of overall evaluation system

3.2.1 초기구동 시퀀스

그림 11은 제안한 시험평가 시스템의 시험 구성을 보여준다. 그림 4에서 볼 수 있듯 전원공급을 위한 PSP, SM 시험평가를 위한 TP로 구성되며, SM의 냉각을 위한 chiller로 구성된다.

그림 11. Sub-module 시험평가 시스템의 시험 구성

Fig. 11. Test configuration of sub-module evaluation system

그림 12는 SM 시험평가 시스템의 초기 구동 시험 결과를 보여준다. 앞선 절에서 언급했듯이, MC의 공진 전류 제어 시, SM은 50%의 duty cycle로 동작함에 따라, SM이 vdclink 만큼 충전되지 않은 경우, 큰 과도 전류 및 과도 전압이 발생하게 된다. 따라서, SM의 capacitor 전압 충전을 위한 초기 구동 시퀀스의 동작을 확인하였다. 그림에서 볼 수 있듯, 초기 구동 전, TP의 입력전압 vdclink는 1800V를 유지한다. 이때, SM의 다이오드의 정류동작을 통해 vcap은 900V로 충전된다. 초기구동 시퀀스가 동작하게 되면, vcap은 vdclink와 동일하게 1800V로 충전됨을 확인할 수 있다. 이때, TP의 입력전류는 PSP의 buck 컨버터의 인덕터에 의해 제한되며, 50A 이내의 초기 충전 전류가 흐르게 됨을 확인하였다.

그림 12. Sub-module 시험평가 시스템의 초기 구동 시험 결과

Fig. 12. Test results of initial startup

3.2.2 공진 전류 제어를 통한 SM 동작

그림 13은 공진 전류 제어 동작 확인을 위한 시험 결과를 보여준다. 앞서 언급했듯, TP를 구성하는 공진 부하를 통한 전류 제어를 수행하기 위해 MC는 TP 내 SM의 위상을 제어한다. 그림 13에서 볼 수 있듯, 각 arm의 출력 전압은 위상차를 갖게 되며 이로 인해 공진전류가 흐르게 됨을 확인할 수 있다.

그림 13. 공진 전류 제어 결과

Fig. 13. Verification of resonant current control

그림 14는 공진 전류 제어 값에 따른 시험 결과를 보여준다. 각각의 전류 지령값에 따라 안정적으로 전류 제어가 수행됨을 확인할 수 있다. 시험평가 시스템의 경우, SM의 빠른 과도 응답 특성이 아닌 정상상태에서의 동작 확인을 목적으로 개발되었기 때문에 공진 전류 제어의 대역폭이 매우 낮다. 따라서 그림 14(d)에서 볼 수 있듯, 전류 지령값이 변하는 경우에도 안정적으로 공진전류가 제어됨을 확인할 수 있다. 또한, 모든 상황에서 TP의 입력 전압인 vdclink 또한 안정적으로 1800V를 유지함을 확인할 수 있다.

그림 14. 공진 전류 제어 시험 결과

Fig. 14. Test results of resonant current control