2.1 웨이퍼 및 소자 구조

그림 1. 탄소 도핑된 GaN 층 두께가 서로 다른 AlGaN/GaN-on-Si HFET 구조의 단면 개략도

Fig. 1. Schematic cross-sections of the AlGaN/GaN-on-Si HFET structures with different carbon-doped GaN layer thicknesses

그림 1은 본 연구에서 사용한 AlGaN/GaN-on-Si HFET 구조를 보여준다. 실제 GaN-on-Si 전력 소자에서는 일반적으로 계단형 조성 변화(Step-graded) AlGaN^[17] 또는 초격자(Superlattice)^[18] 기반 응력 완화층(SRL)이 사용되지만, 본 연구에서는 C-GaN 두께 효과에 집중하기 위해 구조를 단순화하여 Si 기판 상부에 3 μm 두께의 AlN 층을 적용하였다. 그 위에 각각 0.6, 0.9, 1.2 μm 두께의 10¹⁹ cm^-3 농도를 가지는 C-GaN 층을 형성하였고, 상부에는 300 nm의 U-GaN 채널층과 20 nm의 Al_0.25Ga_0.75N 장벽층을 동일하게 형성하였다. 따라서, 세 구조는 C-GaN 층 두께만 다르며 채널 및 장벽 조건은 모두 동일하게 유지된다. 소자 상부는 220 nm 두께의 질화규소(Silicon Nitride, SiN_x)로 패시베이션 되었으며, 게이트 길이(L_G)는 2 μm, 게이트 오버행(L_overhang)은 1 μm, 게이트-소스 거리(L_GS)는 3 μm, 게이트-드레인 거리(L_GD)는 15 μm로 설정하였다. 또한, dynamic R_on 비교에서 오믹 접촉의 영향을 최소화하기 위하여 드레인 및 소스 전극은 직접 GaN 층에 접촉시켜 이상적인 오믹 형태로 구성하였다.

2.2 TCAD 시뮬레이션 조건

시뮬레이션은 AlGaN/GaN 계면의 분극 효과에 의한 2DEG 형성을 고려하는 2차원 TCAD 기반으로 수행하였다. 정적 특성과 더불어 오프 상태 장시간 바이어스 하에서의 전하 저장과 회복을 표현하기 위해 버퍼 내 깊은 준위와 전계 의존 수송을 반영하였다^{[7, 9-11, 15, 16]}. 본 연구의 목적은 절대적인 수치 예측보다는 C-GaN 두께와 U-GaN 수직 누설 특성의 상대적 변화가 전계 및 전하 재분포에 미치는 영향을 비교하는 것에 있다.

본 연구에서 C-GaN 버퍼는 탄소 도핑에 의해 보상된 반절연 C-GaN 버퍼를 대표하도록 모델링되었다. 기존 문헌^{[9, 16]}에 따르면 질소 자리에 치환된 탄소(C_N)는 GaN에서 가전자대 상단(E_V)으로부터 약 0.9 eV 위의 깊은 억셉터 준위(Acceptor level)를 형성하며, 고농도 탄소 도핑 구조에서는 보상 비율(Compensation ratio)이 자유 캐리어 농도, 비저항 및 벌크(Bulk) 누설을 결정하는 핵심 변수로 작용한다. 특히, 탄소 자기 보상 비율이 약 0.4 수준일 때 실험 및 시뮬레이션 결과를 설명하는 데 적절하다는 기존 문헌^[19]을 바탕으로 본 연구에서도 C-GaN 농도 10¹⁹ cm^-3에 대해 0.4의 보상 비율을 적용하여 보상된 C-GaN 버퍼층의 전기적 특성을 반영하였다.

한편, U-GaN 층의 누설 특성 차이가 dynamic R_on에 미치는 영향을 분석하기 위해 호핑 전도(Hopping conduction) 기반의 수직 전하 수송 모델을 적용하였다. Case 1과 Case 2는 각각 명목상의 전위 밀도(Nominal dislocation density)를 10⁸ cm^-2와 10⁶ cm^-2로 설정하여 상대적으로 큰 수직 누설 경로와 작은 수직 누설 경로를 나타내도록 설정하였다. 이는 ‘Leaky dielectric’ 모델에서 제시된 누설을 통한 전하 중화(Neutralization) 개념을 반영한 것으로 절대적인 재료 물성값 자체보다는 수직 누설 경로의 상대적 차이가 버퍼 상부 전하 분포에 미치는 영향을 고찰하는 데 목적이 있다^{[9, 16]}. 즉, Case 1은 U-GaN 층이 상대적으로 누설 발생이 많아 오프 상태 동안 C-GaN 상부에 형성되는 음전하가 부분적으로 중화될 수 있는 경우를 의미한다^{[9, 11, 16]}. 반면, Case 2는 U-GaN이 상대적으로 누설 발생이 적어 수직 누설 경로가 제한되고 이에 따라 C-GaN 상부의 음전하가 더 강하게 유지되는 경우를 의미한다^{[9, 14, 16]}.

Dynamic R_on 평가는 오프 상태 스트레스를 인가한 후 온 상태로 변화하는 회복 순서를 활용하였다. 먼저 V_GS=-10 V, V_DS=25∼300 V 조건에서 1000 초 동안 오프 상태 스트레스를 인가하였다. 이후 V_GS=0 V, V_DS=1 V의 온 상태로 전환하고 1000 초 동안 채널 전류의 회복을 관찰하였다. Turn-on 직후의 특성을 반영하기 위해 온 상태 전환 후 1 밀리초(ms) 시점의 드레인 전류를 사용하여 dynamic R_on 값을 추출하였다^{[7, 14, 16]}.

3.1 전류-전압 특성

그림 2는 시뮬레이션된 구조에 대한 전달 특성(Transfer Characteristics)과 출력 특성(Output Characteristics)을 나타낸다. 본 연구의 세 구조는 GaN 채널 두께와 AlGaN 장벽 조성이 동일하므로 계면에서 형성되는 2DEG 조건 역시 동일하게 유지된다^[4]. 따라서 전달 특성과 출력 특성에서 구조 간 유의미한 차이는 관찰되지 않았다. 이는 이후에 논의되는 dynamic R_on 차이가 정적 채널 성능의 차이에서 비롯된 것이 아니라, 오프 상태 스트레스에 따른 버퍼 전하 분포와 채널 전계 변화에 기인함을 의미한다.

그림 2. 시뮬레이션 된 구조의 (a) 전달 특성 및 (b) 출력 특성

Fig. 2. (a) Transfer characteristics and (b) output characteristics of the simulated structures

3.2 동적 온저항(Dynamic R_on) 및 전류 회복 특성

그림 3. 오프 상태 스트레스 후 온 상태 전환 1 밀리초(ms) 시점에서 추출한 정규화된 동적 온저항 특성

Fig. 3. Normalized dynamic R_on extracted at 1 ms after turn-on following off-state stress

그림 4. V_DS=100 V에서 1000 초 동안 오프 상태 스트레스를 인가한 후의 정규화된 전류 회복 특성: (a) Case 1 및 (b) Case 2

Fig. 4. Normalized current recovery characteristics after 1000 s off-state stress at V_DS=100 V: (a) Case 1 and (b) Case 2

그림 3은 오프 상태에서 1000 초 동안 다양한 V_DS를 인가한 후, 온 상태 전환 1 밀리초(ms) 시점에서 추출한 정규화된 dynamic R_on 특성을 나타낸다. Case 1과 Case 2 모두에서 공통적으로 C-GaN 두께가 증가할수록 dynamic R_on이 증가하는 경향이 확인되었다. 즉, Wafer A보다 Wafer B와 Wafer C에서 더 큰 dynamic R_on 증가가 나타났다. 이러한 결과는 오프 상태 전계 하에서 C-GaN이 단순한 절연 버퍼로만 동작하는 것이 아니라, 전하 재분포에 의해 상부 계면 부근에 음전하를 축적시키고 채널에 back-gating 효과를 유도하기 때문으로 해석할 수 있다^[9-13]. 특히, C-GaN이 두꺼워질수록 상부 음전하와 하부 보상 전하 사이의 유효 분리 길이가 증가하고, 상부 계면에 형성된 음전하가 상대적으로 큰 농도로 형성될 수 있다. 그 결과 turn-on 이후 2DEG 회복이 더 느려지고, 정규화된 dynamic R_on이 증가하는 것으로 판단된다^{[8, 10, 12, 13]}.

그림 4는 V_DS=100 V의 오프 상태 스트레스를 1000 초 동안 인가한 후, 온 상태로 전환하였을 때의 정규화 전류 회복 특성을 나타낸다. Case 1과 Case 2 모두에서 Wafer A가 Wafer B 및 Wafer C에 비해 정규화된 전류 감소 폭이 작고 회복이 빠르게 진행되었다. 반면, C-GaN 두께가 큰 Wafer B와 Wafer C에서는 turn-on 직후 전류 감소 폭이 더 크게 나타났으며, 회복 또한 더 느리게 진행되었다. 이러한 결과는 그림 3의 dynamic R_on 경향과 잘 일치하며, C-GaN 두께 증가가 current collapse를 심화시키고 2DEG 채널 회복을 지연시킴을 보여준다^[9-13].

또한, 동일한 웨이퍼 구조를 기준으로 비교하면, Case 1이 Case 2보다 정규화 전류 감소 폭이 전반적으로 더 작게 나타났다. 이는 Case 1에서는 U-GaN을 통한 수직 누설 경로가 상대적으로 커서 C-GaN 상부에 축적된 음전하가 부분적으로 중화되고, 그 결과 2DEG 채널의 전류 회복이 보다 빠르게 이루어지기 때문으로 이해할 수 있다^{[9, 11, 14, 16]}. 반대로 Case 2에서는 수직 누설 경로가 제한되어 C-GaN 상부의 음전하가 더 오래 유지되므로 채널 회복이 더욱 지연되고 dynamic R_on 증가가 두드러지게 나타난다^{[9, 11, 14, 16]}.

3.3 오프(Off) 상태 스트레스 조건에 대한 전기장 분포 특성

그림 5는 오프 상태에서 V_DS=100 V를 1000 초 동안 인가한 후의 Wafer B의 전기장 분포를 나타낸다. Case 1 및 Case 2 모두 게이트-드레인 사이 영역에서 높은 전계가 형성되지만, Case 2가 Case 1에 비해 채널층 영역에서 더 강한 전계 집중을 보인다. 이는 수직 누설 경로가 상대적으로 제한된 Case 2에서 C-GaN 상부에 축적된 음전하가 더 효과적으로 유지되면서 채널에 대한 back-gating이 강화되기 때문으로 해석할 수 있다^{[9, 11]}. 반면, Case 1에서는 U-GaN을 통한 수직 누설이 일부 존재하여 버퍼 상부 전하가 부분적으로 중화되고, 이에 따라 전계 집중이 상대적으로 완화된 것으로 판단된다.

그림 6은 동일한 스트레스 조건에서 2DEG 채널을 따라 수평 방향으로 추출한 Wafer A, Wafer B, Wafer C의 전기장 분포를 비교한 결과이다. Case 1과 Case 2 모두에서 C-GaN 두께가 증가할수록 채널 영역에 대한 전계가 증가하는 경향이 확인되었다. 즉, Wafer A보다 Wafer B와 Wafer C에서 채널에 대한 더 높은 전계가 형성된 것을 확인할 수 있다. 게이트-드레인 방향의 수평 전계가 증가할수록 채널 전위 장벽이 불리하게 형성되고 turn-on 이후 채널 경로가 완전히 회복되기까지 더 긴 시간이 요구될 수 있다. 따라서 이러한 결과는 그림 3 및 그림 4에서 관찰된 dynamic R_on 증가와 전류 회복 지연 경향을 잘 뒷받침한다^{[6, 14]}. 또한 동일한 웨이퍼 구조를 기준으로 비교하면, Case 1의 채널에 대한 수평 전계가 Case 2보다 전반적으로 작게 나타났다. 이는 Case 1에서 상대적으로 큰 수직 누설 경로가 버퍼 상부의 음전하를 일부 중화시켜 전계 집중을 완화하기 때문으로 이해할 수 있으며, 결과적으로 dynamic R_on 증가가 더 작게 나타난다고 해석된다^{[9, 11, 16]}.

따라서 전기장 분포 및 채널 방향 수평 전계 분석을 종합하면, C-GaN 두께 증가는 오프 상태 장시간 스트레스 후 채널 영역의 전계 집중을 강화하고, 이로 인해 turn-on 이후 채널 회복을 지연시켜 dynamic R_on을 증가시키는 것으로 볼 수 있다. 즉, dynamic R_on의 증가는 단순히 버퍼의 전하 저장에만 기인하는 것이 아니라, 수평형 HFET 구조에서의 전계 재분배와도 밀접하게 연관되어 있음을 확인할 수 있다^{[6, 14, 16]}.

그림 5. Wafer B에 대해 V_DS=100 V에서 1000 초 동안 오프 상태 스트레스를 인가한 후의 전기장 분포도: (a) Case 1 및 (b) Case 2

Fig. 5. Electric field distributions of Wafer B after 1000 s off-state stress at V_DS=100 V: (a) Case 1 and (b) Case 2

3.4 순 이온화 전하 분포 특성 및 물리적 해석

그림 7은 오프 상태에서 V_DS=100 V를 1000 초 동안 인가한 후의 대표적인 순 이온화 전하 분포를 나타낸다. 그림 7(a)와 (b)는 각각 Wafer B를 기준으로 Case 1과 Case 2에서의 전하 분포를 비교한 결과이다. 두 경우 모두 C-GaN 상부, 즉 U-GaN/C-GaN 계면 부근에서 음전하가 형성되는 것이 확인되며, 특히 Case 2에서 Case 1보다 더 높은 음전하 농도가 확인되었다. 이는 수직 누설 경로가 상대적으로 제한된 Case 2에서 C-GaN 상부의 음전하가 더 효과적으로 유지되기 때문으로 해석할 수 있다. 이러한 음전하 축적은 채널을 부분적으로 공핍시키고 back-gating 효과를 강화하여, turn-on 이후 2DEG 회복을 지연시키는 직접적인 원인으로 작용할 수 있다^[9-13].

그림 6. Wafer A, B, C에 대한 V_DS=100 V에서 1000 초 동안 오프 상태 스트레스를 인가한 후의 2DEG 채널을 따라 수평 방향으로 확인한 전기장 분포 그래프: (a) Case 1 및 (b) Case 2

Fig. 6. Lateral electric-field profiles along the 2DEG channel for Wafers A, B, and C after 1000 s off-state stress at V_DS=100 V: (a) Case 1 and (b) Case 2

표 1은 각 웨이퍼 구조에 대해 게이트-드레인 사이 중앙부에서 추출한 C-GaN 상부에서 형성된 음전하 농도의 경향을 정리한 것이다. 동일한 조건에서 Case 2가 Case 1보다 더 높은 음전하 농도를 보였으며, Wafer C가 Wafer A 및 Wafer B보다 더 큰 음전하 농도를 나타내었다. 이는 C-GaN 두께가 증가할수록 오프 상태 전계 하에서 전하 재분포에 참여하는 유효 영역과 전하 분리 길이가 증가하고, 상부 계면에 축적되는 음전하가 더 큰 농도로 유지됨을 의미한다. 따라서 두꺼운 C-GaN 구조일수록 채널에 대한 back-gating이 강화되고, turn-on 이후 2DEG 회복이 더욱 지연되어 그림 3과 그림 4에서 관찰된 dynamic R_on 증가와 잘 대응된다^[9-13]. 또한 Case 1에서는 동일한 웨이퍼 구조에서도 Case 2에 비해 상부 음전하 축적이 감소하는 경향이 확인되었다. 이는 U-GaN을 통한 수직 누설이 음전하를 부분적으로 중화하는 역할을 수행하기 때문이며, 결과적으로 채널 회복이 개선되어 dynamic R_on 증가가 억제되는 것으로 해석된다^{[9, 11, 16]}.

그림 7. Wafer B에 대해 V_DS=100 V에서 1000 초 동안 오프 상태 스트레스를 인가한 후의 순 이온화 전하 분포도: (a) Case 1 및 (b) Case 2

Fig. 7. Net ionized charge distributions of Wafer B after 1000 s off-state stress at V_DS=100 V: (a) Case 1 and (b) Case 2

C-GaN 두께가 증가할수록 오프 상태 전계 하에서 상부 음전하와 하부 보상 전하 사이의 유효 분리 길이가 증가하며, 이는 U-GaN/C-GaN 계면 부근의 음전하가 보다 안정하게 유지됨을 의미한다. 이러한 전하 분포는 채널에 대한 back-gating 효과를 강화하여 전위 장벽을 높이며, 결과적으로 turn-on 이후 2DEG 회복을 지연시켜 dynamic R_on 증가를 심화시킨다. 이러한 시뮬레이션 결과는 누설을 통한 전하 중화(Neutralization), 보상된 p형 플로팅(Floating) 버퍼, 그리고 C-GaN 상부 음전하에 의한 back-gating이라는 기존 문헌들^{[9, 11, 16, 19]}의 주요 해석들과 일관된 물리적 경향을 보이며, 이는 본 모델이 C-GaN 버퍼층의 전하 재분포 현상을 적절히 재현하고 있음을 시사한다.

한편, 이러한 해석은 등온 조건에서 얻어진 결과이므로 실제 소자에서의 열 효과는 별도로 고려할 필요가 있다. 본 연구는 등온 조건에서 수행된 TCAD 해석으로서 자기 발열(Self-heating)에 따른 트랩 포획(Capture) 및 방출(Emission) 속도 변화는 직접적으로 반영하지 않았다. 실제 소자에서는 C-GaN 두께가 증가함에 따라 열 저항이 상승하여 dynamic R_on 열화가 추가적으로 악화될 가능성이 존재한다. 따라서 본 결과는 구조 변수에 따른 전하 재분포와 전기적 기여를 분리하여 분석한 결과로 해석되어야 하며, 전기-열 결합(Electro-thermal coupling)을 포함한 정량적 평가는 향후 추가 연구가 필요하다.

따라서 C-GaN 두께 증가는 누설 억제 및 내압 확보에는 유리할 수 있으나, 동적 스위칭 특성 측면에서는 불리하게 작용하는 상충 관계(Trade-off)를 가진다^{[8, 10, 16]}. 또한, U-GaN의 수직 누설 특성 역시 dynamic R_on에 중요한 영향을 미치므로 고효율 GaN-on-Si HFET 설계를 위해서는 버퍼 두께와 수직 전하 수송 경로를 함께 고려한 최적화가 필요하다.