2.1 Common-Mode Filter

전력변환 회로에서는 스위칭 동작에 의해 두 전원선에서 같은 방향으로 흐르는 공통모드(CM, Common-Mode) 노이즈와 반대 방향으로 흐르는 차동모드(DM, Differential-Mode) 노이즈가 발생한다. 그림 1(a)는 라인 임피던스 안정화 네트워크(LISN, Line Impedance Stabilization Network)가 있는 전력변환 회로의 노이즈 경로를 나타낸다. 이러한 노이즈는 인덕터와 커패시터로 구성된 수동 필터를 추가하여 저감할 수 있고, 그림 1(b)는 CM 필터가 삽입된 회로의 노이즈 경로를 나타낸다.

그림 1 (a) 전력변환 회로의 노이즈 경로 (b) CM 필터가 추가된 회로의 노이즈 경로

Fig. 1 (a) Noise paths of a power conversion circuit (b) Noise paths of a power conversion circuit with a CM filter

이러한 CM 필터는 CM 초크와 $C_{Y}$로 구성되어 CM 노이즈를 저감한다. CM 초크의 인덕턴스는 권선수와 자성체 재질 특성을 고려해 선정하며, $C_{Y}$는 접지와 연결되어 누설 전류에 의한 감전에 대한 안전 규격을 만족하기 위해 일반적으로 2200 pF ~ 4700 pF 범위에서 사용된다. 그러나 CM 초크의 기생 커패시턴스와 $C_{Y}$의 공차는 SRF에 영향을 미쳐 고주파 대역의 필터 성능이 저하될 수 있어, $C_{Y}$와 CM 초크의 기생 성분을 수식적으로 분석하고 필터 설계에 반영하는 것은 고주파 대역의 EMI 저감을 위해 핵심적인 부분이다.

2.2 Parasitic capacitance of common-mode choke

그림 2는 CM 초크의 기생 커패시턴스 분포와 이에 대한 등가 병렬 커패시턴스(EPC, Equivalent Parallel Capacitance)를 도식화한 것이다. EPC는 필터의 고주파 성능에 직접적인 영향을 주며, 세 가지 커패시턴스로 구성된다. 이는 그림 2(a)의 권선 간 커패시턴스($C_{tt}$, turn to turn capacitance)와 그림 2(b)의 권선과 초크 간 커패시턴스($C_{tc}$, turn to choke capacitance), 초크를 중심으로 반대편 권선과 결합하여 형성되는 커패시턴스($C_{cc}$, choke to choke capacitance)가 존재한다.

그림 2 CM 초크 평면도 (a) CM 초크 상단도 (b) CM 초크 측면도

Fig. 2 Plan view of CM choke (a) Top view of CM choke (b) Side view of CM choke

CM 초크의 $C_{tt}$와 $C_{tc}$는 실험과 측정을 기반으로 수식화하였으며, 이는 수식 (1), (2)로 표현된다. 한편, $C_{cc}$는 초크 재질의 유전율에 따라 그 크기가 달라진다. 일반적으로 Mn-Zn 페라이트는 높은 유전율 ($10^{5} \sim 10^{6}$)을 가지며, Ni-Zn 페라이트는 낮은 유전율($10 \sim 100$)을 갖는다. 본 논문에서는 Mn-Zn 페라이트 초크를 사용하였으며, 이는 전기장 관점에서 완전한 도체에 가까운 특성을 보인다. 따라서 권선 간 형성된 전기장은 초크 내부로 침투하지 않고 외부로 분포하게 되어 $C_{cc}$의 전기적 영향은 매우 약해지기 때문에^[9], 본 논문에서는 $C_{cc}$를 무시하여 수식한다. 이를 기반으로 최종 EPC 수식 모델을 유도하기 위한 수식 (3)을 도출하였다^{[10- 12]}.

그림 3 권선의 단면과 기생 커패시턴스 (a) 절연층을 포함한 단면 (b) 권선의 최종 등가 단면

Fig. 3 Cross-section of the winding and parasitic capacitance (a) Cross-section including the insulating layer (b) Final equivalent cross-section of the winding

$C_{tt}$와 $C_{tc}$를 구성하는 파라미터는 그림 3(a)의 절연층이 적용된 권선 간 이격 거리 $d_{wire}$가 발생하는 권선 단면도를 나타낸다. 절연층의 두께가 도체 반지름에 비해 충분히 얇은 경우, 도체 반지름 $r_{in}$와 절연층을 포함한 외부 반지름 $r_{out}$을 기반으로 등가 반지름 $r_{eq}$을 수식 (4)로 정의하였다^[13]. 그림 3(b)는 이러한 근사 모델을 시각적으로 표현한 것으로, $r_{eq}$를 이용하여 $C_{tt}$와 $C_{tc}$를 도출하는 기반이 된다.

그림 4 최종 EPC 등가 회로 도출 절차

Fig. 4 Final EPC equivalent circuit derivation procedure

그림 5 최종 EPC 등가 회로 도출 과정

Fig. 5 Final EPC equivalent circuit derivation process

4개의 권선을 가정한 경우, 그림 4의 절차에 따라 CM 초크의 EPC를 유도한다. 이는 그림 5의 회로 변환 과정에 따라 최종 EPC 등가 회로를 도출한다. 그림 5(a)는 CM 초크의 단일 상에 4개의 권선이 존재할 때, $C_{tc}$와 $C_{tt}$가 직병렬로 구성된 등가 회로이다. Step 1은 수식 (3)을 적용해 그림 5(b)로 변환하고, Step 2의 구조를 적용해 회로를 재구성한다. 다음으로 Step 3 ~ 4의 회로 간략화 과정을 거쳐, Step 5의 최종 등가 회로로 EPC를 결정해 수식 (5)를 만족한다. 또한 4개의 권선으로 구성된 EPC는 $EPC_{4}$로 지칭하며, 권선 수가 N개인 직병렬 구조는 $EPC_{N}$으로 지칭하고 수식 (6)으로 일반화할 수 있다. 이때 수식 (6)은 권선 수 N≤9인 경우에 적용하며, N≥10인 경우, $1.366C_{tt}$에 수렴해, 이에 따라 수식 (7)을 적용한다^[14].

수식 (1)의 권선 등가 반지름 $r_{eq}$와 공기 유전율 $\varepsilon_{o}$이 고정된 상수라고 가정할 경우, $C_{tt}$는 $d_{wire}$에 의해 결정된다. 또한 수식 (6)과 수식 (7)을 통해 CM 초크의 EPC는 $C_{tt}$에 의존함을 알 수 있으며, EPC 또한 $d_{wire}$에 종속적이다. 따라서 EPC를 정밀하게 제어하는 핵심적인 설계 변수는 $d_{wire}$가 된다.

3.1 Wheatstone bridge circuit

임피던스 밸런싱 구조의 휘트스톤 브리지(Wheatstone bridge) 회로는 내부 전압을 제거하는 성능을 검증하였으며 임피던스 불균형을 정밀하게 감지할 수 있다. 이는 전압 분배 원리에 따라 양단의 전위차가 0V일 경우 내부 저항에는 전류가 흐르지 않는 균형 상태에 도달하기 때문이다. 회로는 수동소자만으로 구성되며, 구조가 간단하면서도 $V_{o}$ 전압을 효과적으로 제거할 수 있다. 이 구조는 대칭된 네 개의 저항 $R_{1}\sim R_{4}$, 입력 전압 $V_{i}$, 그리고 출력 전압 $V_{o}$로 구성되며, 그 동작 원리는 그림 6과 수식을 통해 설명된다.

그림 6 휘트스톤 브리지 회로 구조

Fig. 6 Wheatstone Bridge Circuit Structure

도출된 수식 (8)을 만족할 경우 중심 저항에는 전류가 흐르지 않으며, 이로 인해 출력 전압 $V_{o}$는 0V가 되어 회로는 임피던스 밸런싱을 만족하게 된다.

3.2 Impedance balancing circuit model of CM filter

앞서 분석한 휘트스톤 브리지 구조를 기반해 본 절에서는 전력변환 회로에서 발생하는 CM 노이즈를 제거하는 CM 필터의 임피던스 밸런싱 회로 모델을 도출한다.

그림 7 임피던스 밸런싱 회로 도출 절차

Fig. 7 Impedance balancing circuit derivation procedure

그림 7의 절차에 따라 임피던스 밸런싱 등가 회로를 유도하고, 이는 그림 8의 회로 변환 과정에 따라 최종 등가 회로를 도출한다. 그림 8(a)은 Step 1의 CM 필터의 등가 회로이다. 이는 LISN의 등가 임피던스 $Z_{LISN}$와 전력변환 회로에서 발생한 CM 노이즈 전압($V_{cm}$), CM 초크의 인덕턴스($L_{cm}$), Y 커패시터($C_{y}$) 그리고 초크에 병렬로 형성된 기생 커패시턴스(EPC)로 구성된다. 이때 $C_{y}$와 $V_{cm}$은 접지를 기준으로 병렬로 연결된다. 또한 이상적인 대칭 구조로 가정하면, 각 상에 흐르는 CM 전압은 동일하고 $V_{cm}$은 전체 CM 전압의 절반이 된다. 다음으로 그림 8(b)와 그림 8(c)는 커패시턴스 회로를 간략화한 회로이다. Step 3의 최종 등가 회로는 그림 8(d)로 도출하였고, 각 상의 EPC 값과 반대 상에 위치한 $C_{y}$의 비례 관계가 성립할 경우 수식 (9)의 조건을 만족해 $V_{cm}$이 상쇄된다. 이를 통해 CM 필터의 EPC와 $C_{y}$를 적절히 조정함으로써 임피던스 밸런싱 조건을 만족시킬 수 있으며, CM 노이즈를 효과적으로 억제하는 구조를 구현할 수 있음을 확인하였다.

그림 8 휘트스톤 브리지 회로의 CM 필터 등가 회로 도출 과정

Fig. 8 Process of deriving a CM filter equivalent circuit using a Wheatstone bridge circuit

도출한 등가 회로를 통해 CM 노이즈를 효과적으로 억제하기 위해서는 CM 초크의 EPC와 $C_{y}$ 간의 임피던스 밸런싱 조건을 만족시키는 것이 핵심임을 알 수 있다. 특히 $C_{y}$는 공차를 가지므로, 실제 정전용량은 사전 측정을 통해 정확히 파악해야 한다. 이 값을 기준으로 EPC를 설계하여 수식 (9)의 임피던스 밸런싱 조건을 만족시킴으로써, CM 노이즈가 상쇄되는 임피던스 밸런싱 구조를 효과적으로 구현할 수 있다.

4.1 Bobbin structure and operating for $d_{wire}$ adjustment

본 절에서는 CM 초크의 등가 병렬 커패시턴스(EPC)와 Y 커패시터($C_{y}$) 간의 임피던스 밸런싱 조건을 만족시키기 위해, 권선 간 거리 $d_{wire}$를 조정하는 보빈 구조를 설명한다. 보빈은 $C_{y}$의 공차를 고려하여 설정된 EPC 값을 위해 설계되었으며, 제작 공정 중 발생할 수 있는 구조적 오차를 보정할 수 있도록 권선 구조를 변동할 수 있다. 이 구조는 $d_{wire}$ 조정을 통해 EPC와 $C_{y}$ 간의 임피던스 밸런싱을 구현하고, CM 노이즈 전압 $V_{cm}$을 효과적으로 상쇄하는 것을 목표로 한다. 그림 9의 보빈은 핀과 함께 구성되며, 핀은 보빈의 가이드 홈을 따라 상하 방향으로 미세 조정이 가능하도록 설계되었다.

그림 9 제안된 CM 초크의 보빈 구조 (a)보빈 (b) 이동용 핀 상단, (c) 이동용 핀 측면

Fig. 9 The proposed CM choke's bobbin structure

그림 9(a)는 초크용 보빈과 9(b), 9(c)는 이동용 핀 구조를 나타낸다. 이 핀은 상하 방향으로 이동이 가능하며 핀의 위치를 미세하게 조정함으로써 권선 간 거리 $d_{wire}$를 정밀하게 제어할 수 있다. 특히 고정 보빈의 측면에 마련된 가이드 홈을 따라 핀을 상단으로 이동시키면 권선 간 간격이 줄어들고, 하단으로 이동시키면 간격이 넓어지는 방식으로 작동한다. 이는 일정 간격으로 $d_{wire}$를 조정해 설계자가 EPC 값을 직접 설정하고 임피던스 밸런싱 조건을 구현하도록 한다. 이러한 보빈 구조는 설계 유연성이 높고, 제작 공정 중 발생할 수 있는 EPC 편차를 효과적으로 보정할 수 있는 장점을 가진다.

그림 10 제안된 보빈이 적용된 공통 모드 필터의 3D 모델 (a) dwire 4mm 모델, (b) dwire 8mm 모델, (c) dwire 12mm 모델

Fig. 10 3D model of common-mode filter with proposed bobbin applied (a) model with dwire 4mm, (b) model with dwire 8mm, (c) model with dwire 12mm

그림 10은 제안된 보빈에 권선을 감은 구조를 나타낸다. 그림 10(a)는 $d_{wire} = 4\text{mm}$, 그림 10(b)는 $d_{wire} = 8\text{mm}$, 그림 10(c)는 $d_{wire} = 12\text{mm}$로 구성된 CM 초크의 보빈 구조이다.

4.2 Bobbin design procedure for common-mode choke

CM 필터의 보빈을 설계하기 위해 절차를 단계적으로 설명한다. 먼저 초크의 외경 및 내경, 권선 수, 초크 재질 등의 기본 사양을 정의하고, 누설 전류를 고려해 적절한 $C_{y}$를 선정한다. 이후 Step 1 ~ 3에 따라 최종 CM 필터를 설계한다.

Step 1 : $d_{wire}$범위 선정 및 CM 초크 보빈 제작

선정된 초크의 내경과 외경을 기준으로 권선 간 거리 $d_{wire}$의 최소 및 최대 범위를 정의하고, 이를 기반으로 고정용 보빈의 가이드 홈 구조를 설계한다. 이후 이동용 핀은 해당 가이드 홈 두께에 맞게 제작되며, 고정된 보빈 구조 내에서 이동용 핀에 권선을 감아 CM 초크를 구성한다.

Step 2 : Y 커패시터 공차 확인

선정된 $C_{y}$의 공차를 고려하기 위해, 각 상의 커패시턴스를 실측하여 정확한 정전용량 값을 확보한다. 이를 바탕으로 EPC와의 임피던스 밸런싱 조건을 만족시키기 위해 $d_{wire}$의 초기값은 앞서 정의된 도체 및 절연층을 포함한 권선의 평균 지름을 기준으로 설정한다.

Step 3 : 임피던스 밸런싱

$C_{y}$와 EPC 간 임피던스 밸런싱 조건을 만족시키기 위해, 이동용 핀을 상하로 이동시켜 $d_{wire}$를 조정하고, 이를 통해 EPC 값을 설정한다. 이 조정은 휘트스톤 브리지 기반 임피던스 밸런싱 조건을 만족시켜 CM 노이즈를 상쇄하도록 설계한다.

4.3 EMI Filter Design

LISN을 이용하여 공진형 인버터 회로에서 발생하는 CM 노이즈를 측정하였고, 이를 바탕으로 적절한 CM 초크의 인덕턴스 $L_{cm}$과 $C_{y}$를 선정하였다(표 1).

$C_{y}$는 공진 회로에서 접지를 통해 흐를 수 있는 누설 전류를 고려하여 2.2 nF로 설정하였으며, $L_{cm}$은 목표로 하는 CM 노이즈 저감 주파수 대역을 기준으로 결정하였다. 선정된 $C_{y}$는 ±20%의 공차를 가지며, 실제로 16개의 샘플을 측정한 결과, 1.85 nF에서 2.36 nF 범위에 분포하였고, -15.91%에서 +7.27%의 편차율이 확인되었다. 임피던스 밸런싱 효과의 영향을 정량적으로 분석하기 위해, 측정된 샘플 중 최대 편차인 두 개의 $C_{y}$ 시료를 선정하여 실험을 수행하였다. 본 논문에서는 CM 노이즈의 주파수 특성을 고려하여, 1 MHz 이상의 고주파 대역을 주요 저감 대상 주파수 영역으로 설정하였다. 또한 수식 (10)에 따라 L상과 N상의 EPC는 측정된 $C_{y}$ 값에 의해 결정된 상수 $k$에 의해 설정된다. 이때 $k$는 수식 (11)을 만족하며, 이는 권선 간 간격 $d_{wire}$를 키워 EPC가 작아진 경우와, 반대로 $d_{wire}$가 줄어 EPC가 커진 경우의 관계를 정의한다.

앞서 4.2장에서 제시한 설계 절차에 따라 선정된 사양은 표 2에 정리되어 있으며, 이는 CM 초크의 사양을 바탕으로 도출된 설계 파라미터이다. 이를 기반으로 제안된 보빈 구조 내에서 $d_{wire}$를 조정함으로써 CM 초크의 임피던스 밸런싱 조건을 만족시키는 것을 목표로 한다.

5.1 Validating formulas through measurements

앞서 제시한 임피던스 분석 결과를 바탕으로, EMI 필터의 적용 유무에 따른 고주파 CM 노이즈 특성을 비교하였다. 이를 통해 제안한 임피던스 밸런싱 수식과 측정된 데이터의 정합도를 검증하고, 고주파 대역에서 필터 성능 향상 효과를 정량적으로 평가한다.

그림 12 $d_{wire}$ 조건에 따른 CM 초크의 비교 분석

Fig. 12 Comparative analysis of CM chokes by $d_{wire}$ conditions

그림 12는 $d_{wire}$ 조정에 따른 CM 임피던스 특성 변화를 보여준다. $d_{wire}$값에 따라 고주파 대역에서의 임피던스 특성이 변화하는 것을 확인할 수 있다. 해당 측정은 임피던스 분석기(Impedance Analyzer)를 활용하여 수행되었으며, 동일한 권선수로 동일한 CM 인덕턴스 $L_{cm}$ 조건을 유지한 상태에서도, $d_{wire} = 12\text{mm}$로 설정된 구조가 가장 낮은 EPC 값을 갖는다. 이 결과는 EPC의 변화가 고주파 임피던스 특성에 직접적인 영향을 미친다는 점을 실험적으로 입증하며, EPC 제어가 고주파 CM 노이즈 저감 성능을 향상시키는 중요한 설계 인자임을 시사한다. 또한, CM 초크의 SRF는 이상적인 LC 병렬 공진 모델에 따라 수식 (12)과 같이 근사될 수 있다.

이 수식은 EPC의 감소가 SRF를 증가시킴으로써, 필터의 고주파 저감 성능을 향상시킬 수 있음을 이론적으로 뒷받침한다. 이러한 결과는 $d_{wire}$ 조정을 통해 CM 초크의 EPC를 효과적으로 제어할 수 있음을 보여준다. 본 논문에서는 이와 같은 EPC 제어를 기반으로 임피던스 밸런싱 구조를 구현하고, 이를 통해 고주파 CM 노이즈를 효과적으로 저감하는 것을 목표로 설정하였다. 또한 표 3은 수식을 통해 계산된 EPC 이론값 $EPC_{cal}$과 실험을 통해 측정된 실측값 $EPC_{mea}$을 비교한 결과를 나타낸다.

두 값은 수치적으로 완전히 일치하지는 않지만 $d_{wire}$의 변화에 따른 EPC의 증가 또는 감소 경향이 일관되게 나타나, 이론 해석과 실험 결과 간의 높은 상관성을 확인할 수 있었다. 이러한 일관성은 EPC 제어 기반 임피던스 밸런싱 설계의 정량적 타당성을 뒷받침한다.

5.2 Experimental Verification

실험 셋업은 CISPR 16-1-2 표준을 기반으로 구성되었으며, LISN, 접지면, 전도성 테이블 등을 포함한 전도 노이즈 측정 환경을 갖춘다. EMI 분석기 (EMCIS EA-2100)를 통해 측정하고 EMI 리시버 (AFJ FFT 3010)로 분석하였으며, 그림 13은 제안된 기법의 유효성을 검증하기 위한 공진형 인버터의 실험 환경을 나타낸다. 실험 조건은 표 4에 요약되어 있으며, 사용된 CM 초크는 그림 14의 제안된 보빈 구조를 적용하여 임피던스 밸런싱이 구현된 Case 3 조건의 CM 초크를 나타낸다. 이 구조는 $d_{wire}$를 각각 8mm(L상)와 12mm(N상)로 조정하여 구성되었으며, 이를 기반으로 임피던스 밸런싱 유무에 따른 고주파 CM 노이즈 저감 특성을 비교 분석한다.

그림 13 CISPR 16-1-2 표준의 실험 환경

Fig. 13 Experimental environment with CISPR 16-1-2 standard

그림 14 제안하는 보빈 구조의 CM 초크

Fig. 14 CM choke of proposed bobbin structure

임피던스 밸런싱이 CM 노이즈 저감 특성에 미치는 영향을 정량적으로 분석하기 위해, 표 5에 제시된 세 가지 실험 조건을 비교하고 분석하였다. Case 1은 일반 보빈 (Conventional Bobbin)을 CM 초크에 적용한 조건으로, L상과 N상의 EPC 값이 각각 15.90 pF와 24.25 pF로 가장 큰 밸런싱 차이($\Delta 8.35\text{ pF}$)를 보인다. Case 2는 EPC가 큰 조건에서 권선 간 거리를 조정한 보빈으로 임피던스를 밸런싱한 경우이며, L상과 N상의 EPC는 21.58 pF, 18.41 pF의 밸런싱 차이($\Delta 3.17\text{ pF}$)로 Case 1 대비 62.04% 개선되었다. Case 3은 EPC가 작은 조건에서 동일한 보빈이며, L상과 N상의 EPC는 18.41 pF와 15.33 pF의 밸런싱 차이($\Delta 3.08\text{ pF}$)로 63.11% 개선되어 임피던스 정합도를 향상시켰다. 이는 낮은 EPC와 우수한 임피던스 밸런싱 특성을 동시에 만족하는 조건이다. 이와 같이 세 가지 조건을 비교함으로써 CM 노이즈 저감 성능에 미치는 영향을 정량적으로 평가하였다.

그림 15는 표 5의 조건에 따라 1 MHz에서 5 MHz 사이의 EPC 값이 고주파 대역의 EMI 노이즈 특성에 미치는 영향을 비교한 결과를 나타낸다. EPC가 낮고 임피던스 밸런싱 조건을 만족한 Case 3에서는 47.85 dBμV(QP)와 42.62 dBμV(Avg)로 가장 낮은 CM 노이즈 레벨이 측정되어, 우수한 전도 노이즈 저감 특성을 확인할 수 있었다. 반면 EPC가 상대적으로 크지만 동일하게 임피던스 밸런싱이 구현된 Case 2에서는 53.12 dBμV(QP)와 47.61 dBμV(Avg)로 노이즈 저감 성능이 일부 저하되었으며, 이는 EPC는 가능한 한 작게 설계되어야 함을 시사한다. 또한 임피던스 밸런싱이 충족되지 않은 Case 1에서는 56.71 dBμV(QP)와 51.92 dBμV(Avg)로 CM 노이즈가 더욱 크게 관측되었다. 이는 표 6에 제시된 동일 주파수의 측정 결과를 통해 EPC를 최소화하고 임피던스 밸런싱 조건을 만족한 Case 3이 Case 1 대비 QP 기준 최대 8.86 dBμV, Avg 기준 최대 9.3 dBμV의 CM 노이즈 저감 효과를 나타내어, 해당 조건을 만족하는 설계가 필수적임을 입증하였다.

그림 15 EPC에 따른 임피던스 특성 비교 (a) Quasi-peak, (b)Average

Fig. 15 Comparison of impedance characteristics by EPC according to conditions (a) Quasi-peak, (b)Average

제안하는 보빈 구조는 $d_{wire}$ 조정을 통해 임피던스 밸런싱 조건을 만족시킴으로써 CM 노이즈를 효과적으로 저감하는 장점을 가진다. 그러나 점적률 관점에서 권선 지름과 초크 부피에 따른 물리적 제약이 존재한다. 이러한 한계는 향후 PCB 및 구조적 최적화를 통해 보완이 가능하며, 이를 기반으로 실용화에 적합한 보빈 구조로 발전할 수 있을 것으로 기대된다.