2.1 상 적층형 인버터의 동작 원리

그림 1 상 적층형 PWM 인버터의 회로 구조

Fig. 1 Phase-leg stacked PWM inverter with Npar parallel-expanded unit modules

그림 1은 Npar 개의 3-stack 단위 모듈을 확장한 상 적층형 PWM 인버터의 회로 구조를 나타낸다. 각 단위 모듈은 a, b 및 c상에 대응하는 세 개의 2레벨 하프 브리지와 분할 직류링크 커패시터, 직류 차단 커패시터 CB, 그리고 모듈 간 전류 차이를 제한하기 위한 결합 인덕터 LB로 구성된다. 각각의 하프 브리지는 국부 직류링크 전압 Vdc를 이용하여 일반적인 2레벨 pole 전압을 생성한다.

직렬로 배치된 각 하프 브리지는 적층 위치에 따라 서로 다른 절대 직류 전위를 갖는다. 예를 들어 3-stack 단위 모듈에서 하부, 중간 및 상부 하프 브리지의 원시 pole 전압은 각각 서로 다른 직류 기준에서 스위칭한다. 이 전압들을 직류 차단 커패시터 없이 부하에 직접 연결하면 적층 위치에 따른 직류 전위 차이가 부하 측으로 전달되어 직류 순환전류 또는 변압기 자속 편향을 유발할 수 있다.

각 출력에 직렬로 연결된 CB는 해당 pole 전압의 평균 직류 성분을 흡수하고 교류 성분만을 부하 측으로 전달한다. 정상상태에서 각 CB의 평균전압은 해당 하프 브리지의 절대 직류 전위와 부하 측 공통 기준 전위 사이의 차이로 결정된다. 이에 따라 CB 이후의 유효 출력전압은 적층 위치와 관계없이 동일한 평균 전위를 중심으로 변화하며, 부하 측에서는 세 상이 공통 교류 기준을 갖는 등가 2레벨 인버터로 동작한다 ^[2].

이러한 직류 분리와 공통 교류 기준의 형성으로 인해 각 하프 브리지에는 일반적인 2레벨 PWM 명령을 직접 적용할 수 있다. 세 상에 동일하게 인가되는 zero-sequence 전압은 선간전압의 기본파에는 영향을 주지 않으면서 각 상의 스위칭 구간과 클램핑 위치를 결정한다 ^[6]. 따라서 SPWM, SVPWM 및 다양한 DPWM을 별도의 멀티레벨 전압벡터 재구성 없이 적용할 수 있다. 다만 선택된 zero-sequence 전압과 클램핑 순서는 각 직류링크 구간을 통과하는 평균 중성점 전류를 변화시키므로, 변조 방식에 따라 직류링크 리플과 평형 제어 특성이 달라질 수 있다.

2.2 상 적층형 인버터의 최소 동작 모델

변조 방식에 따른 기본 특성은 그림 1의 Npar=1인 3-stack 3상 단위 모듈을 이용하여 분석한다. 대상 회로는 세 개의 2레벨 하프 브리지, 세 개의 분할 직류링크 커패시터 Cdc1-Cdc3, 그리고 출력 직렬 직류차단 커패시터 CB1-CB3 로 구성된다. 각 하프 브리지의 국부 직류링크 전압은 Vdc이며, 전체 직류단 전압은 3Vdc이다. 상 $x \in \{a, b, c\}$의 기본파 전압 명령은 다음과 같이 정의한다.

여기서 m은 변조지수이고 $\phi_a=0$, $\phi_b=-2\pi/3$, $\phi_c=+2\pi/3$이다. Zero-sequence 전압 Vzs와 직류링크 평형 보상전압 Vdc,off,x를 포함한 정규화 명령 다음과 같이 나타낼 수 있다.

실제 PWM 비교기에는 식 (2)의 명령을 $0 \le V_{CMD,x} \le V_{dc}$ 범위로 제한하여 적용한다. 식 (2)의 Vzs는 변조 방식에 따라 결정되는 공통 zero-sequence 성분이며, Vdc,off,x는 개별 직류링크 전압 오차를 보상하기 위한 제어 성분이다. 마지막 항의 부호는 상전류 방향에 따라 반전되므로, 동일한 보상전압이라도 전류 방향에 맞추어 해당 직류링크 커패시터의 평균 충전 또는 방전 작용을 유도한다.

본 논문의 목적은 평형 제어기의 이득 설계 자체를 비교하는 것이 아니라, 동일한 평형 제어기를 적용하였을 때 PWM의 클램핑 구간과 주기 대칭성이 식 (2)의 보상 작용에 미치는 영향을 비교하는 것이다. 연속 PWM은 기본주기 전체에서 명령 조정이 가능하지만, DPWM은 특정 상이 직류 rail에 고정되는 구간에서 보상 명령의 순간적인 자유도가 제한될 수 있다.

2.3 여섯 가지 PWM의 구조적 분류

비교 대상은 SPWM, SVPWM, 60°&30° DPWM, +30°&−30° DPWM, DPWMMAX 및 DPWMMIN이다. 이들은 zero-sequence 전압의 생성 방식, 클램핑 위치 및 기본주기 대칭성에 따라 연속 PWM, 비대칭 클램핑 DPWM 및 대칭 클램핑 DPWM으로 분류할 수 있다.

SPWM과 SVPWM은 기본주기 전체에서 각 상이 연속적으로 스위칭되며 별도의 클램핑 구간을 갖지 않는다. SPWM은 zero-sequence 성분을 사용하지 않는 반면, SVPWM은 최대 및 최소 상전압 명령의 중간값을 이용하여 직류전압 이용률을 높인다.

60°&30° DPWM과 +30°&−30° DPWM은 특정 섹터에서 상부 또는 하부 rail 클램핑을 수행한다. 이들 방식은 한 기본주기 내의 클램핑 배치가 직류링크 충·방전 관점에서 비대칭이므로, 연속된 두 기본주기에서 Type-I과 Type-II 클램핑 패턴을 교번하여 평균 편향을 제거한다. 표 1에서 clamp mode(CM) +1은 상부 rail 클램핑을, CM −1은 하부 rail 클램핑을 의미한다.

DPWMMAX와 DPWMMIN은 각각 최대 상전압 명령을 상부 rail에, 최소 상전압 명령을 하부 rail에 클램핑한다. 이들 방식은 기본주기 내에서 주기적 대칭성이 형성되므로 별도의 clamp type (CT) 교번이 필요하지 않는다.

표 1은 비대칭 DPWM에서 두 기본주기에 걸쳐 클램핑 극성을 교번하는 과정과 대칭 DPWM에서 일정한 CM이 유지되는 차이를 보여준다. 60°&30° DPWM 및 +30°&−30° DPWM의 Type-I과 Type-II는 서로 상보적인 충·방전 경향을 형성한다. 반면 DPWMMAX와 DPWMMIN은 각각 CM=+1 및 CM=-1을 유지하면서도 기본주기 평균에서 대칭적인 동작이 가능하다.

표 2와 같이 SPWM, SVPWM, DPWMMAX 및 DPWMMIN의 직류링크 리플은 기본적으로 $2\pi$ 주기를 가지며 세 직류링크 구간 사이에 약 $2\pi/3$의 이동 관계가 형성된다. 반면 두 비대칭 DPWM은 CT 교번의 영향으로 전체 리플 패턴이 $4\pi$ 주기를 나타내며, 직류링크 구간 사이의 단순한 120° 이동 대칭성이 유지되지 않는다.

2.4 비교 항목

변조 방식의 성능은 출력전류 품질, 반도체 손실 및 직류링크 평형 특성의 세 관점에서 비교한다. 출력 품질은 상전류 THD를 중심으로 평가하고, 스위칭 부담은 평균 스위칭 주파수와 PLECS 기반 반도체 손실을 이용하여 분석한다.

직류링크 평형 특성은 별도의 단일 수치 지표로 환산하지 않고, 정상상태 직류링크 리플의 크기와 주기 형태, 각 구간 사이의 대칭성, 평형 보상전압 Vdc,off,x의 파형, 변조지수 변화에 대한 과도응답 및 비대칭 전압 지령의 추종 결과를 종합하여 비교한다. 이러한 방법은 PWM별 제어 부담과 평형 능력을 실제 파형에서 직접 확인할 수 있다는 장점이 있다.

3.1 해석 조건 및 정상상태

표 3의 공통 회로 및 운전 조건에서 여섯 가지 PWM을 비교하였다. 전체 직류단 전압은 450 V이며 각 직류링크 단의 기준전압은 150 V이다. 기본주파수는 60 Hz이고 주파수 변조비 mf는 100이므로 carrier 주파수는 6 kHz이다. 부하 임피던스의 크기는 24.32 Ω으로 유지하면서, 목표 역률에 따라 저항과 인덕턴스를 조정하였다.

시뮬레이션의 역률 조건은 pf=0.9, 0.6 및 0.3이며, 실험은 pf=0.9 및 0.2에서 수행하였다. 변조지수에 따른 종합 비교는 m=0.2-1.0 범위에서 수행하고, 정상상태 대표 파형은 m=0.9에서 제시한다.

그림 2 여섯 PWM의 정상상태 직류링크 및 출력전류 파형 (m=0.9, pf=0.9)

Fig. 2 Steady-state simulation waveforms of the six PWM methods at m=0.9 and pf=0.9: (a) SPWM, (b) SVPWM, (c) 60°&30° DPWM, (d) +30°&−30° DPWM, (e) DPWMMAX, and (f) DPWMMIN

그림 2는 m=0.9, pf=0.9에서 여섯 PWM의 정상상태 시뮬레이션 결과를 동일한 시간축과 표시 순서로 비교한 것이다. 각 결과에는 zero-sequence 전압, 정규화 PWM 명령, 세 직류링크 전압, 직류링크 커패시터 전류, 평형 보상전압, pole 및 선간전압, 3상 출력전류, 스위칭 duty와 직류차단 커패시터 전압이 포함된다.

모든 PWM에서 Vdc1-Vdc3는 150 V 부근에서 안정적으로 유지되며, 출력 상전류도 거의 정현파를 유지한다. 시뮬레이션 상전류 THD는 1.45-1.61% 범위로 밀집되어 있다. 이는 높은 변조지수에서는 부하 인덕턴스와 carrier 주파수가 전류 리플을 주로 결정하고, zero-sequence 방식의 차이는 상대적으로 작음을 의미한다.

다만 직류링크 관련 내부 파형에서는 변조 방식의 차이가 확인된다. SPWM, SVPWM, DPWMMAX 및 DPWMMIN에서는 세 직류링크 리플이 유사한 형태로 순환 이동하는 반면, 두 비대칭 DPWM에서는 리플 및 Vdc,off,x 파형의 상간 대칭성이 약화되고 보다 복잡한 주기 형태가 나타난다. 따라서 출력전류가 유사하더라도 직류링크 평형 제어기가 부담하는 보상 작용은 동일하지 않다.

3.2 변조지수 및 역률에 따른 고조파와 직류링크 리플

그림 3 변조지수와 역률에 따른 선간전압 및 상전류 THD

Fig. 3 Line-voltage and phase-current THD versus modulation index under different load power factors

그림 3은 변조지수와 부하 역률에 따른 선간전압 및 상전류 THD를 나타낸다. 선간전압 THD는 모든 PWM에서 변조지수가 증가함에 따라 감소하지만, 동일 운전점에서 변조 방식 간 차이는 비교적 작다. 이는 모든 방식이 동일한 2레벨 전압을 생성하고 zero-sequence 성분이 선간 기본파 전압에서 상쇄되기 때문이다.

상전류 THD는 저변조 영역에서 클램핑 구간의 영향을 보다 크게 받는다. pf=0.9, m=0.2에서 SPWM과 SVPWM의 THD는 각각 2.58%와 2.50%인 반면, 네 가지 DPWM은 약 4.05-4.18%의 값을 나타낸다. DPWM에서는 기본주기의 약 1/3 동안 한 상이 rail에 클램핑되어 유효 평균 스위칭 주파수가 감소하므로 저변조 영역에서 전류 리플이 상대적으로 증가한다.

부하 역률이 낮아질수록 동일 임피던스 크기에서 인덕턴스 성분이 증가하고, 이에 따라 스위칭 고조파에 대한 필터링 효과가 커진다. 그 결과 pf=0.6 및 0.3에서는 연속 PWM과 DPWM 사이의 전류 THD 차이가 감소한다. 또한 m이 1에 접근하면 모든 방식의 상전류 THD가 약 0.8-1.5% 범위로 수렴한다.

그림 4 여섯 PWM의 직류링크 전압 교류 성분 및 리플 분포

Fig. 4 Numerical ac components of Vdc1-Vdc3 and the corresponding ripple magnitudes versus modulation index and displacement angle for the six PWM methods

그림 4는 여섯 PWM에서 계산된 Vdc1-Vdc3의 교류 성분과 변조지수 및 전류 위상각에 따른 리플 크기를 나타낸다. 그림의 좌측 파형은 전기각에 따른 세 직류링크 구간의 리플 형상을 보여주며, 우측 분포도는 운전점에 따라 각 구간의 리플 크기가 변화하는 경향을 보여준다.

연속 PWM과 대칭 DPWM에서는 세 직류링크 전압의 리플이 서로 약 120° 이동된 형태를 유지한다. 이에 비해 60°&30° DPWM과 +30°&−30° DPWM에서는 CT 교번과 비대칭 클램핑으로 인해 리플 형상이 두 기본주기에 걸쳐 반복되며, 세 구간 사이의 단순한 위상 이동 관계가 약화된다.

그림 5 변조지수와 역률에 따른 직류링크 커패시터 전압 리플

Fig. 5 DC-link capacitor voltage ripple versus modulation index at (a) pf=0.9, (b) pf=0.6, and (c) pf=0.3 for the six PWM methods

그림 5는 대표 역률에서 변조지수에 따른 각 직류링크 전압 리플의 변화를 비교한 것이다. 모든 PWM에서 리플은 대체로 변조지수와 함께 증가하지만, PWM별 상대적인 크기와 세 직류링크 구간 사이의 분포는 운전점에 따라 달라진다.

그림 4와 그림 5에서 중요한 차이는 단순한 최대 리플값뿐 아니라 리플의 주기 대칭성이다. SPWM과 SVPWM은 비교적 규칙적인 리플을 형성하고, DPWMMAX와 DPWMMIN도 서로 유사한 대칭 특성을 나타낸다. 반면 비대칭 DPWM은 $4\pi$ 주기 리플과 불균일한 상간 관계를 형성하므로, 동일한 평균 직류링크 전압을 유지하기 위해 보다 복잡한 Vdc,off,x 보상 파형이 요구될 수 있다. 이러한 경향은 그림 2의 정상상태 보상전압에서도 확인된다.

3.3 평균 스위칭 주파수 및 반도체 손실

m=0.9, pf=0.9에서 SPWM과 SVPWM의 평균 스위칭 주파수는 약 5.95 kHz로 carrier 주파수와 거의 동일하다. 반면 네 가지 DPWM은 기본주기의 약 1/3 구간에서 한 상을 상부 또는 하부 rail에 클램핑하므로 평균 스위칭 주파수가 약 3.95-4.0 kHz로 감소한다. 즉, DPWM은 연속 PWM과 비교하여 평균 스위칭 횟수를 약 1/3 줄일 수 있다.

반도체 손실 비교는 m=1, pf=0.9, Pin≈347 W의 동일 운전점에서 수행하였으며, Fuji Electric FGW35N60HD IGBT의 제조사 기반 PLECS thermal model을 모든 PWM 방식에 동일하게 적용하였다 ^[7]. 입력전력 Pin≈347 W에서 전체 반도체 손실은 약 6.75-8.12 W 범위로 나타났다.

그림 6 여섯 PWM의 반도체 손실 비교

Fig. 6 Semiconductor loss breakdown of the six PWM methods at m=1, pf=0.9, and Pin≈347 W

SPWM과 SVPWM의 전체 반도체 손실은 각각 약 7.67 W와 8.09 W이며, 네 가지 DPWM은 약 6.75-6.86 W의 범위를 보인다. 채널 및 diode의 도통손실 합은 모든 PWM에서 약 4.3-4.5 W로 유사하다. 반면 스위칭손실은 연속 PWM에서 약 3.5 W, DPWM에서 약 2.23-2.33 W로 차이가 발생한다.

따라서 동일한 전력 및 부하 조건에서 PWM별 전체 손실 차이는 주로 도통경로보다는 스위칭 천이 횟수에 의해 결정된다. 네 가지 DPWM 사이의 손실 차이는 비교적 작으므로, 상 적층형 인버터에서는 손실뿐 아니라 CT 교번의 필요성, 직류링크 리플 대칭성 및 평형 제어 특성을 함께 고려할 필요가 있다.

4.1 시제품 및 측정 조건

실험은 전체 직류단 전압이 450 V인 3-stack 3상 시제품에서 수행하였다. 각 직류링크 구간의 기준전압은 150 V이며, 직류링크 커패시터와 직류차단 커패시터는 각각 7.5 mF 및 0.75 mF이다. 전력반도체는 Fuji Electric FGW35N60HD IGBT를 사용하였고, PWM 및 직류링크 평형 제어는 Texas Instruments TMS320F28386D DSP에서 구현하였다.

기본주파수와 carrier 주파수는 각각 60 Hz 및 6 kHz이다. 부하는 별도의 출력필터가 없는 3상 RL 부하이며, pf=0.9에서는 R=21.87 Ω, L=28.1 mH, pf=0.2에서는 R=4.86 Ω, L=63.2 mH로 설정하였다. 입력 및 출력 전력과 변환효율은 Yokogawa WT1800 전력 분석기를 이용하여 측정하였다.

그림 7 450V 3-stack 3상 실험 시제품

Fig. 7 Experimental prototype of the 450-V three-stack three-phase inverter

4.2 정상상태 전류 품질

그림 8 m=0.9, pf=0.9에서의 정상상태 실험파형

Fig. 8 Steady-state experimental waveforms at m=0.9 and pf=0.9 for (a) SPWM, (b) SVPWM, (c) 60°&30° DPWM, (d) +30°&−30° DPWM, (e) DPWMMAX, and (f) DPWMMIN.

그림 9 m=0.3, pf=0.9에서의 정상상태 실험파형

Fig. 9 Steady-state experimental waveforms at m=0.3 and pf=0.9 for the six PWM methods

그림 8-그림 11은 m=0.9 및 0.3, pf=0.9 및 0.2의 네 운전점에서 여섯 PWM의 정상상태 실험 결과를 비교한다. 각 그림에는 선간전압, 상전류, 직류링크 전압 및 평형 보상 신호가 동일한 순서와 시간축으로 제시되어 있어 변조 방식에 따른 출력 및 내부 평형 특성을 직접 비교할 수 있다.

m=0.9, pf=0.9에서는 모든 PWM이 균형된 직류링크 전압과 정현파에 가까운 상전류를 생성한다. 상전류 THD는 약 2.02-2.16% 범위로 밀집되어, 높은 변조지수에서는 PWM 방식에 따른 차이가 크지 않다.

한편 m=0.9, pf=0.9에서 실험 상전류 THD는 2.02–2.16%로, 시뮬레이션에서 얻어진 1.45–1.61%보다 다소 높게 나타났다. 이는 시뮬레이션에서 이상적으로 처리된 스위칭 동작 및 회로 조건과 달리 실제 시제품에서는 반도체 소자의 전압강하 및 스위칭 지연, 데드타임, 수동소자 및 배선의 기생성분과 파라미터 오차, 그리고 전류 측정 및 FFT 과정의 잡음 성분 등이 추가되기 때문으로 판단된다. 그러나 이러한 비이상성은 모든 PWM 방식에 공통으로 작용하며, 실험에서도 여섯 PWM의 상대적인 THD 경향은 시뮬레이션 결과와 동일하게 유지되었다.

m이 0.3으로 감소하면 연속 PWM과 DPWM의 차이가 명확해진다. SVPWM은 약 2.42%의 상전류 THD를 유지하는 반면, DPWM은 약 4.07-4.4% 범위로 증가한다. 이는 저변조 영역에서 클램핑에 따른 유효 스위칭 주파수 감소가 출력전류 리플에 직접 반영되기 때문이다. 다만 모든 방식에서 세 직류링크 전압은 기준값 부근에 유지되어, 증가한 전류 THD가 직류링크의 불안정으로 이어지지는 않는다.

그림 10 m=0.9, pf=0.2에서의 정상상태 실험파형

Fig. 10 Steady-state experimental waveforms at m=0.9 and pf=0.2 for the six PWM methods.

그림 11 m=0.3, pf=0.2에서의 정상상태 실험파형

Fig. 11 Steady-state experimental waveforms at m=0.3 and pf=0.2 for the six PWM methods.

pf=0.2에서는 증가한 부하 인덕턴스에 의해 PWM 방식 간 전류 THD 차이가 현저히 감소한다. m=0.9에서 모든 방식의 THD는 약 1.22% 이하이며, m=0.3에서도 연속 PWM은 약 1.34-1.38%, DPWM은 약 1.67-2.03%의 범위를 나타낸다.

이 결과는 저역률 조건에서 변조 방식보다 부하 임피던스의 필터링 특성이 출력전류 고조파를 보다 강하게 결정함을 보여준다. 따라서 빠른 직류링크 평형 응답이 요구되지 않는 정상상태 저역률 운전에서는 DPWM의 손실 저감 효과를 활용하면서도 전류 품질의 저하를 제한할 수 있다.

4.3 직류링크 평형 동특성

그림 12 pf=0.9에서 변조지수 변화에 따른 직류링크 평형 동특성

Fig. 12 Experimental dc-link voltage-balancing dynamics under modulation-index steps of 0.3→0.6→0.9→0.3 at pf=0.9.

그림 13 pf=0.2에서 변조지수 변화에 따른 직류링크 평형 동특성

Fig. 13 Experimental dc-link voltage-balancing dynamics under modulation-index steps of 0.3→0.6→0.9→0.3 at pf=0.2.

그림 12와 그림 13은 변조지수를 0.3→0.6→0.9→0.3으로 단계적으로 변화시켰을 때의 직류링크 평형 응답을 나타낸다. 변조지수 변화는 출력전류 크기와 중성점 전류를 동시에 변화시키므로, 직류링크 평형 제어기의 외란 억제 성능을 확인할 수 있다.

모든 PWM에서 Vdc1-Vdc3는 변조지수 변화 이후 기준값 부근으로 복귀하며 누적 drift가 발생하지 않는다. pf=0.9에서는 직류링크 충·방전에 기여할 수 있는 유효전류 성분이 충분하므로 SPWM과 SVPWM이 비교적 빠르고 매끄러운 평형 응답을 보인다. DPWM에서는 클램핑 구간 동안 보상 명령의 순간적인 자유도가 감소하기 때문에 전압 궤적이 다소 완만하지만, 지속적인 전압 오차나 불안정은 관찰되지 않는다.

pf=0.2에서는 유효전류 성분이 작아져 모든 PWM의 직류링크 평형 응답이 느려진다. 이 조건에서는 클램핑 구조의 차이뿐 아니라 실제 커패시터 에너지 이동에 기여하는 유효전류의 크기가 평형 속도를 제한하므로 PWM 사이의 응답 차이도 상대적으로 축소된다.

그림 14 m=0.9, pf=0.9에서의 비대칭 직류링크 기준전압 추종 실험

Fig. 14 Long-term dc-link voltage regulation under sequential asymmetric reference changes at m=0.9 and pf=0.9.

그림 15 m=0.9, pf=0.2에서의 비대칭 직류링크 기준전압 추종 실험

Fig. 15 Long-term dc-link voltage regulation under sequential asymmetric reference changes at m=0.9 and pf=0.2.

그림 14와 그림 15는 m=0.9에서 세 직류링크 기준전압을 비대칭적으로 변화시킨 장기 추종 실험을 나타낸다. 기준전압은 (150,150,150) V에서 (140,160,150) V로 변경한 후 다시 균형 상태로 복귀시키고, 이어서 (160,148,142) V로 변경한 뒤 최종적으로 (150,150,150) V로 복원하였다.

모든 PWM에서 세 직류링크 전압은 서로 다른 기준값을 안정적으로 추종하고, 균형 기준으로 복귀한 이후에도 잔류 오차나 누적 drift를 나타내지 않는다. 연속 PWM에서는 기본주기 전체에서 보상 명령을 반영할 수 있어 전압 변화가 비교적 빠르고 부드럽다. DPWM은 클램핑 구간의 영향으로 전압 이동이 다소 완만하지만 최종 기준값에는 안정적으로 수렴한다.

비대칭 DPWM은 그림에 나타난 바와 같이 평형 보상전압의 파형이 상대적으로 복잡하며, 이는 $4\pi$ 주기 리플과 CT 교번에 대응하여 제어기가 지속적으로 충·방전 편향을 보상하기 때문이다. 반면 DPWMMAX와 DPWMMIN은 CT 교번 없이 대칭적인 클램핑 동작을 유지하면서 안정적인 장기 전압 추종을 달성한다.

이상의 결과로부터 빠른 직류링크 전압 재분배가 우선되는 구간에서는 연속 PWM이 유리하고, 직류링크가 안정된 정상상태에서 손실 저감이 우선되는 경우에는 대칭 DPWM이 적합함을 확인할 수 있다.

4.4 효율

그림 16 입력전력에 따른 여섯 PWM의 측정 효율

Fig. 16 Measured efficiency of the six PWM methods versus input power

그림 16은 변조지수를 변화시키며 측정한 입력전력별 변환효율을 나타낸다. 모든 PWM의 효율은 약 80 W 이상의 입력전력에서 94%를 초과하고, 최대 측정 전력 부근에서는 약 97-98%로 수렴한다.

경부하와 중부하에서는 SPWM과 SVPWM의 연속적인 스위칭으로 인해 DPWM보다 효율이 낮게 나타난다. 60°&30° DPWM과 +30°&−30° DPWM은 약 80-200 W 구간에서 SPWM보다 약 0.4-0.6% 높은 효율을 보인다. DPWMMAX와 DPWMMIN은 대부분의 측정 운전영역에서 가장 높은 효율을 나타낸다.

입력전력이 증가하면 전체 손실에서 도통손실이 차지하는 비중이 커지므로 PWM 방식 사이의 효율 차이는 점차 감소한다. 이러한 실험 결과는 그림 6의 반도체 손실 해석과 일치하며, DPWM의 효율 이점이 상 적층 구조 자체의 도통경로 변화가 아니라 감소한 스위칭 천이 횟수에서 비롯됨을 보여준다.