2.1 제안하는 회로의 구성

제안하는 전력변환장치는 고전압 직류 입력 환경에서 고밀도화 및 장수명을 달성하기 위해 고안된 '다이오드 클램프 3-레벨 인터리브드 더블 LLC 공진 컨버터'이다. 그림 1은 제안하는 전력변환장치의 전체 회로 구성을 보여준다. 회로의 입력단은 직류 입력 전압($V_{in}$) 양단에 제1 커패시터($C_{r1}$)와 제2 커패시터($C_{r2}$)가 직렬로 연결된다. 본 토폴로지의 핵심은 이 커패시터 쌍이 입력 전압을 절반으로 분배하는 DC-Link 역할과 LLC 공진 탱크의 메인 공진 커패시터 역할을 동시에 수행하는 이중 기능(Dual-function)을 갖는다는 점이다. 이를 통해 대용량 정전 용량이 요구되지 않아 전해 커패시터를 배제하고 필름 커패시터(Film Capacitor)만으로 1차측 회로망을 구성할 수 있다. 1차측은 4개의 메인 스위치($S_1-S_4$)가 3-레벨 구조를 형성하며, 2개의 클램프 커패시터($C_{c1}, C_{c2}$)와 다이오드($D_{c1}, D_{c2}$)가 결합된 클램핑 회로를 통해 스위치의 전압 스트레스를 물리적으로 클램핑한다. 상단 및 하단에는 각각 독립적인 LLC 공진 탱크가 180도 위상차를 가지고 인터리브드(Interleaved) 방식으로 상보적 교번 동작을 수행한다.

2.2 동작 모드 및 수식 해석

제안하는 컨버터의 상세한 동작 원리를 분석하기 위해, 해석을 단순화할 목적으로 다음과 같은 조건들을 가정한다.

1) 출력 커패시터 $C_o$는 충분히 커서 스위칭 주기 $T_s$ 동안 출력 전압 $V_o$와 출력 전류 $I_o$를 일정하게 유지하는 것으로 간주한다.

2) 클램프 커패시터 $C_{c1}$과 $C_{c2}$의 정전 용량은 충분히 커서 클램프 커패시터 전압은 일정한 것으로 가정하며, 두 값은 $C_c$로 동일하다 ($C_{c1} = C_{c2} = C_c$).

3) 상·하단 회로를 구성하는 공진 커패시터, 공진 인덕터의 소자 값은 완벽히 대칭되어 각각 동일하다 ($C_{r1} = C_{r2} = C_r$, $L_{r1} = L_{r2} = L_r$).

4) 4개의 1차측 주 스위치의 기생 출력 커패시턴스는 모두 $C_{oss}$로 동일하며, 데드타임(Dead-time) 구간 동안 상수로 취급된다.

5) 메인 변압기의 권선 수는 $N_{P1} = N_{P2} = N_P$, $N_{S1} = N_{S2} = N_S$이며, 턴비는 $n = N_P/N_S$, 자화 인덕턴스는 $L_{m1} = L_{m2} = L_m$이다.

그림 2는 제안한 전력변환장치의 각 동작 모드별 등가 회로를 나타내며, 그림 3은 이에 따른 주요부의 이론적 동작 파형을 보여준다.

모드 1 ($t_0 \le t < t_1$): 시간 $t = t_0$에 주 스위치 $S_1, S_2$의 기생 커패시턴스 $C_{oss}$가 완전히 방전되고 바디 다이오드가 도통하기 시작하며 본 모드가 시작된다. 2차측에서는 정류 다이오드 $D_1$이 턴온된다. 변압기 1차측 양단 전압은 2차측으로부터 환산된 반사 전압 $nV_o$로 클램핑되며, 자화 인덕터 전류 $i_{Lm1}(t)$와 $i_{Lm2}(t)$는 선형적으로 각각 증가 및 감소한다. 이 구간에서 회로의 주요 상태 변수인 공진 인덕터 전류, 공진 커패시터 전압, 자화 인덕터 전류는 다음과 같이 수식화된다.

여기서 $\omega_{r1}$은 제1 공진 각주파수, $Z_{r1}$은 제1 특성 임피던스로 식 (7)과 같다.

또한, 상수 $v_1$과 $\theta_1$은 모드 시작 시점($t_0$)의 초기 조건에 의해 결정되는 값으로 각각 식 (8), (9)과 같이 도출된다.

모드 2 ($t_1 \le t < t_2$): 시간 $t_1$에서 $S_1$과 $S_2$가 영 전압 스위칭(ZVS) 조건 하에 턴온된다. 동작 수식은 Mode 1과 동일하게 유지되며 공진이 지속된다. 회로망의 전압 및 전류 상태 방정식은 Mode 1과 동일하게 유지된다. 이 모드에서 도통된 주 스위치 $S_1, S_2$와 2차측 다이오드 전류 방정식은 아래와 같이 유도된다.

모드 3 ($t_2 \le t < t_3$): 시간 $t_2$에서 공진 인덕터 전류 $i_{Lr1}$과 $i_{Lr2}$가 각각 자화 전류 $i_{Lm1}, i_{Lm2}$와 같아지며, $C_{r1}$ 및 $L_{r1}$ 그리고 $C_{r2}$ 및 $L_{r2}$에 의해 형성된 메인 공진이 종료된다. 이때 2차측으로 전달되는 에너지가 0이 되므로 정류 다이오드 $D_1$이 영 전류 스위칭(ZCS) 조건으로 턴오프되어 고전압 환경에서의 역회복 문제가 원천적으로 제거된다. 이후 자화 인덕터 $L_{m1}$과 $L_{m2}$가 모두 공진에 참여하게 되며, 부하 전력은 출력 커패시터 $C_o$에 의해서만 단독으로 공급된다. 이 구간의 전압 및 전류 상태 방정식은 다음과 같이 변화한다.

자화 인덕터가 포함된 새로운 제2 공진 각주파수 $\omega_{r2}$와 특성 임피던스 $Z_{r2}$는 다음과 같이 재정의된다.

또한, 진폭과 위상을 결정하는 상수 $v_2$와 $\theta_2$는 모드 3의 시작 시점($t_2$)에서의 초기 전압 및 전류 조건을 바탕으로 다음과 같이 도출된다.

모드 4 ($t_3 \le t < t_4$): 시간 $t_3$에서 $S_1$과 $S_2$가 턴오프되며 컨버터는 데드타임 구간에 진입한다. 이 구간 동안 $S_3$와 $S_4$의 기생 커패시턴스($C_{oss}$)가 방전되며 양단 전압이 감소하고, 동시에 $S_1$과 $S_2$의 기생 커패시턴스($C_{oss}$)는 충전되어 $S_1$과 $S_2$ 양단의 전압이 0에서부터 선형적으로 증가한다.

3.1 직류 전압 이득

제안하는 3-레벨 인터리브드 더블 LLC 공진 컨버터의 전압 이득 특성을 해석하기 위해 기본파 근사화 (FHA: Fundamental Harmonic Approximation) 기법을 적용한다 ^{[7, 8]}. 제안 회로는 두 개의 LLC 공진 탱크가 병렬 결합된 구조를 가지므로, 2차측 정류 회로와 부하 저항($R_L$)을 1차측으로 환산한 교류 등가 부하 저항 $R_{ac}$는 식 (21)과 같이 유도된다.

기본파 근사화 모델을 바탕으로 산출된 제안 컨버터의 직류 전압 이득 $G$는 식 (22)과 같이 도출된다.

여기서 $Q$는 품질 계수(quality factor), $L_n$은 인덕턴스 비율(inductance ratio)이며 식 (23)와 같이 정의된다.

또한 $f_r, f_s, f_n$은 각각 공진 주파수, 스위칭 주파수 및 정규화된 스위칭 주파수를 나타내며 식 (24)과 같다.

인덕턴스 비율($L_n$)을 4.5로 설계했을 때, 다양한 품질 계수($Q$)에 따른 정규화된 주파수($f_n$)와 전압 이득($G$)의 관계 곡선은 그림 4와 같다. 제안하는 컨버터가 전 영역에서 주 스위치의 영 전압 스위칭(ZVS) 동작을 안정적으로 유지하기 위해서는, 반드시 이 이득 곡선들의 부(-)의 기울기(Negative slope) 영역 내에서 동작해야 한다. 이 컨버터는 스위칭 주파수가 공진 주파수와 같을 때 ($f_n=1$) 단위 이득(Unity gain)을 달성하며, 스위칭 주파수가 감소할수록 이득이 증가하는 특성을 갖는다. 예를 들어, 입력 전압이 400V에서 300V 사이로 변동할 때, 스위칭 주파수는 196kHz ($f_n=1$)에서 110kHz ($f_n=0.56$)까지 변조(PFM)된다. 이러한 주파수 천이(Frequency shift)를 통해 최대 1.28의 안정적인 전압 이득을 확보하여 출력 전압을 48V로 일정하게 제어할 수 있다. 이처럼 전 영역 ZVS와 요구 전압 이득을 모두 달성하기 위해 불가피하게 넓어진 주파수 대역(110~196kHz)은 EMI 필터 부피 증가의 요인이 될 수 있다. 하지만 제안 회로의 180도 인터리브드 동작이 대용량 필터를 요구하는 주원인인 입력 전류 리플($di/dt$ 노이즈)을 회로 구조상 효과적으로 상쇄해 주므로, 실질적인 EMI 필터 설계 부담은 최소화된다.

3.2 입력 전류 리플 분석

실제 하드웨어 구현 시, 두 공진 탱크를 구성하는 인덕터와 커패시터는 제조상의 허용 오차(Tolerance)로 인해 완벽하게 동일한 값을 가질 수 없다. 파라미터의 불일치가 입력 전류 리플에 미치는 영향을 정량화하기 위해, 오차가 발생한 공진 탱크(Tank 2)의 파라미터를 식 (25)와 같이 오차 변수 $\alpha$와 $\beta$의 함수로 정의한다.

여기서 $L_r$과 $C_r$은 기준이 되는 이상적인 대칭 탱크(Tank 1)의 공칭(Nominal) 값이다. 기본파 근사화(FHA) 기법을 적용하면, 스위칭 각주파수 $\omega_s$에서 두 공진 탱크의 등가 임피던스 $Z_{r1}$과 $Z_{r2}(\alpha, \beta)$는 각각 다음과 같이 표현된다.

여기서 $R_{ac}$는 교류 등가 부하 저항을 의미한다. 이러한 소자의 오차는 각 공진 탱크가 가지는 등가 임피던스에 비대칭성을 유발한다. 이는 결과적으로 1차측을 흐르는 두 공진 전류 사이에 진폭의 차이를 나타내는 정규화된 진폭비 $I_{p2(n)}(\alpha, \beta)$와 완벽한 교번 동작에서 벗어난 순 위상 오차 $\Delta\Phi(\alpha, \beta)$를 발생시키며 수식은 다음과 같다.

이상적인 180도 인터리빙 위상 천이를 고려할 때, 두 1차측 공진 전류의 중첩으로 결정되는 전체 입력 전류 $i_{in}(t)$는 수식으로 다음과 같이 표현된다.

이상적인 조건($\alpha=0, \beta=0$)에서는 두 전류의 교류 성분이 상쇄 간섭을 일으켜 리플이 거의 0에 가깝게 완벽히 소멸되지만, 진폭 불일치와 위상 오차가 존재할 경우 상쇄되지 못한 잔여 고조파 성분이 맥동하는 리플로 입력단에 나타난다. 삼각함수 항등식을 적용하여 이 잔여 성분의 피크-투-피크(Peak-to-peak) 진폭을 계산하면, 최종적인 정규화 입력 전류 리플 $\Delta i_{in}(\alpha, \beta)$는 다음과 같이 도출된다.

수식 (31)을 바탕으로 파라미터 불일치의 영향을 시각적·정량적으로 분석하기 위해 3차원 시뮬레이션을 수행하였다. 그림 5는 공진 인덕터 오차율 ($\alpha$)와 커패시터 오차율 ($\beta$)가 각각 ±10% 내에서 변동할 때, 입력 전류 리플 $\Delta i_{in}$의 변화를 나타내는 그래프이다. 이 그래프의 표면 기울기에서 확인되는 것과 같이, 리플의 증가 폭이 공진 인덕턴스의 오차($\alpha$)보다 공진 커패시턴스의 오차($\beta$)에 훨씬 더 가파르고 민감하게 반응한다. 파라미터가 ±10%의 한계치로 벗어날수록 상쇄 간섭이 무너지고 진폭 불일치와 위상 오차가 누적되어 전체 입력 리플이 최대 27%까지 점진적으로 증가하였다. 반면, 그래프 중심부의 평탄 영역(Flat region)이 보여주듯 표준 소자 허용 오차 범위인 ±5% 이내로 부품의 편차를 통제할 경우 전체 입력 리플은 15% 미만의 안정적인 수준으로 억제됨을 확인하였다. 결론적으로 본 시뮬레이션 기반 민감도 분석은 실질적인 응용 환경에서 낮은 리플 성능을 보장하기 위해 오차율이 ±5% 이하인 고정밀 부품을 채택해야 하며 특히 리플 민감도가 높은 공진 커패시터($C_r$)의 선정에 각별한 주의가 요구된다.

나아가, 하드웨어 오차가 없는 이상 조건($\alpha=0, \beta=0$)에서 제어 지연 등에 따른 위상 오차($\Delta\theta_c$)의 영향을 분석하였다. 진폭비가 1이 되므로 식 (30)에 삼각함수 합차 공식을 적용하면, 정규화된 입력 전류 리플 $\Delta i_{in}(\Delta\theta_c)$은 식 (32)로 간략화된다.

식 (32)를 시각화한 그림 6에 따르면, ±2° 및 ±5°의 위상 오차 발생 시 전체 입력 리플은 각각 3.5%, 8.7%로 산출되었다. 이는 일반적인 실무 제어 오차 범위(±5°이내)에서도 상쇄되지 못한 잔여 리플이 10% 미만으로 안정적으로 억제됨을 보여주며, 제안 회로가 비이상적인 제어 환경에서도 대용량 입력 필터 없이 우수한 리플 저감 성능을 유지함을 입증한다.

3.3 이중 기능 공진 커패시터의 특성 및 활용

제안하는 3-레벨 인터리브드 더블 LLC 공진 컨버터의 1차측 입력단 커패시터는 직류 전압 분배 역할과 더불어 직렬 공진 네트워크로도 동작하는 이중 기능(Dual-function) 구조를 갖는다. 이를 통해 부피가 크고 열화에 취약한 전해 커패시터를 배제하고, 고신뢰성의 필름 커패시터만으로 회로를 구성할 수 있다. 3-레벨 구조의 특성상 공진 커패시터에 인가되는 전압 $v_{Cr}(t)$는 아래의 식 (33)와 같이 입력 전압의 절반에 해당하는 직류 바이어스와 교류 리플 전압의 합으로 표현된다.

이처럼 직류 바이어스가 $V_{in}/2$로 감소하므로 커패시터에 요구되는 내압 지표를 대폭 낮출 수 있다. 또한, 180도 위상 천이 인터리브드 제어를 통해 상·하단 전류 리플이 상호 상쇄되어 커패시터가 부담하는 실효(RMS) 전류 스트레스 또한 구조적으로 경감된다. 프로토타입(입력 300~400V, 출력 48V/6A) 설계 시, 공진 커패시터에 인가되는 최대 전압 스트레스 ($V_{Cr,\max}$)가 소자의 정격 전압($V_{rating}$)을 초과하지 않도록 식 (34)를 만족해야 한다.

최대 직류 바이어스(200V)와 고주파 리플 전압($\Delta v_{Cr,peak}$)의 마진을 고려하여, 식 (34)를 충족하는 630V/22nF 사양의 MPP (Metallized Polypropylene) 필름 커패시터를 선정하였다. 이 소자는 100kHz 기준 0.1% 미만의 극히 낮은 손실 계수(Dissipation Factor)와 2.5A의 실효 전류 내량을 보장하여 200kHz 대역의 환경에서도 자체 발열을 최소화한다. 결론적으로 이러한 이중 기능 커패시터 설계는 대용량 입력 필터의 공간적 제약을 해소하여 전력 밀도를 극대화하고 시스템 수명을 비약적으로 연장한다.

5.1 변압기 턴비

제안하는 컨버터는 최대 입력 전압 $V_{in(\max)}$ 조건에서 단위 직류 이득(Unity DC gain)을 가지도록 설계된다. 이때 최대 입력 전압에서의 전압 이득을 $G_{Vin(\max)}$로 정의하며, 이 단위 이득 지점에서는 스위칭 주파수와 공진 주파수가 동일해진다. 이러한 동작 조건을 바탕으로 변압기의 턴비 $n$을 도출하면 다음과 같다.

$V_{in(\max)} = 400\text{V}$ 및 $V_o = 48\text{V}$를 대입하면, 변압기의 턴비 $n$은 4로 결정된다.

5.2 공진 네트워크 설계

더블 LLC 공진 탱크의 설계를 단순화하고 코어 손실을 최소화하기 위해 인덕턴스 비율 $L_n(L_m/L_r) = 4.5$로 선정하였다. $\sqrt{k}Q \le 1$ 조건을 만족하기 위해 품질 계수 $Q$는 0.5 이하로 제한된다. 최소 입력 전압 $V_{in(\min)} = 300\text{V}$ 조건에서 $n=4$일 때 출력 전압을 제어하기 위해 요구되는 공진 탱크의 직류 전압 이득은 1.28이다. 그러나 최소 입력 전압 및 최대 부하 조건에서 컨버터가 영 전압 스위칭(ZVS) 동작 영역을 이탈하는 것을 방지하려면 충분한 이득 마진(Gain margin)이 확보되어야 한다. 요구 이득인 1.28보다 충분히 큰 최대 이득을 얻기 위해서는 낮은 $Q$ 값이 필요하지만, 과도하게 낮은 $Q$ 값은 공진 탱크 내의 전류 스트레스를 증가시킨다. 이러한 조건들을 종합적으로 고려하여 품질 계수 $Q$는 0.18으로 선정하였다. 최대 부하 조건에서의 교류 등가 부하 저항 $R_{ac}$는 다음과 같이 계산된다.

이를 바탕으로 공진 커패시턴스 $C_r$과 공진 인덕턴스 $L_r$은 각각 다음과 같이 산출된다.

공진 주파수 $f_r=196\text{kHz}$를 대입하여 계산하면, 공진 커패시턴스 $C_r=22\text{nF}$, 공진 인덕턴스 $L_r=30\mu\text{H}$로 결정된다.

5.3 자화 인덕턴스 및 ZVS 조건

$L_n = L_m/L_r$의 관계로부터 자화 인덕턴스 $L_m=135\mu\text{H}$로 산출된다. 주 스위치의 안정적인 영 전압 스위칭(ZVS) 동작을 보장하기 위한 자화 인덕턴스의 최댓값 조건은 다음과 같이 표현된다.

해당 수식을 통해 산출된 ZVS 동작을 위한 최대 자화 인덕턴스는 약 $280\mu\text{H}$이다. 따라서 본 연구에서 설계한 $135\mu\text{H}$는 주어진 입력 전압 범위는 물론, 급격한 부하 변동이나 일시적인 입력 전압 강하와 같은 과도 상태(Transient state)에서도 ZVS를 안정적으로 보장하기 위해 충분한 여유를 둔 타당한 수치이다. 일반적으로 $L_m$이 작아지면 ZVS 마진 확보에는 유리하나, 1차측 RMS 전류가 증가하여 도통 손실(Conduction loss)에 불리해지는 트레이드오프(Trade-off)가 발생한다. 그러나 제안 회로는 3-레벨 구조를 통해 주 스위치의 전압 스트레스를 절반으로 제한하므로, 도통 저항($R_{ds(on)}$)이 극히 낮은 250V급 저내압 스위치를 적용할 수 있다. 결론적으로 ZVS 안정성 확보에 따른 RMS 전류의 상승분은 저내압 스위치의 우수한 도통 특성으로 성공적으로 상쇄되며, 제안 회로는 동적인 시스템 환경에서도 확실한 ZVS 보장과 고효율을 동시에 달성할 수 있다.

6.1 프로토타입 실험 결과

제안하는 토폴로지의 이론적 해석 및 수학적 해석의 타당성을 1차적으로 검증하기 위해 프로토타입 컨버터를 제작하여 성능 평가를 수행하였다. 표 2은 본 실험에 사용된 프로토타입 컨버터의 주요 회로 파라미터 및 사용 소자 사양을 보여준다. 최대 부하 조건에서 측정한 그림 7(300V 입력)과 그림 8(400V 입력)을 통해 1차측 주 스위치의 안정적인 동작과 영 전압 스위칭(ZVS) 달성을 확인할 수 있다. 이를 통해 별도의 스너버(Snubber) 회로 없이도 스위칭 손실을 효과적으로 저감하였다. 특히 주 스위치에 인가되는 최대 전압 스트레스는 심각한 전압 스파이크 현상 없이 입력 전압의 정확히 절반 수준인 약 200V로 제한됨을 확인하였다. 이는 제안하는 회로 구조를 통해 400V 및 800V 고전압 입력 응용 분야에서 정격 전압이 낮은 250V 및 500V급 고성능 MOSFET을 효과적으로 적용할 수 있음을 입증하는 결과이다. 또한, 2차측 정류 다이오드 전압 및 전류 파형을 나타내는 그림 9을 살펴보면 정류 다이오드 역시 영 전류 스위칭(ZCS) 동작을 성공적으로 달성하였음을 알 수 있다. 공진탱크 전압 및 전류의 실험 파형인 그림 10에서는 상단 및 하단에 구성된 이중 공진 탱크가 180도 위상차를 갖는 인터리브드 방식으로 상보적인 교번 동작을 원활하게 수행하고 있음을 보여준다. 최대 부하 조건에서 측정한 그림 11의 입력 전류 파형 분석 결과에서는 대용량 입력 필터를 추가하지 않았음에도 불구하고 전류가 연속적이고 맥동이 없는(Continuous and non-pulsating) 형태를 안정적으로 유지하였다. 이는 180도 위상 천이 인터리브드 제어를 통해 상·하단 전류 리플이 성공적으로 상호 상쇄되었음을 보여준다. 나아가 그림 12의 클램프 다이오드 전압 실험 파형은 다이오드-커패시터 클램핑 회로가 정상적으로 동작하여 각 스위치의 전압 스트레스가 물리적으로 분산되고 절반의 전압으로 정확히 클램핑되는 특성을 확인해 준다. 마지막으로 그림 13는 300V, 350V 및 400V 입력 조건에서 부하 변동에 따른 시스템 효율 측정 결과를 보여준다. 측정 결과, 300V 입력 및 최대 부하 조건에서 최고 94.6%의 우수한 전력 변환 효율을 달성하였다.

6.2 시뮬레이션 결과

나아가, 앞선 400V 및 288W급 축소 모형(Scaled-down prototype) 실험의 하드웨어적 제약을 보완하고, 본 연구의 최종 목표인 800V HVDC 배전망에서의 실효성을 교차 검증하기 위해 3kW급 고용량 시뮬레이션을 추가 수행하였다. 표 3은 본 시뮬레이션에 사용된 주요 회로 파라미터를 보여준다. 정격 입력 800V, 출력 48V/62.5A (3kW) 조건으로 설계되었으며 600V급 SiC MOSFET을 적용하였다. 추가된 시뮬레이션 결과인 그림 14는 800V 정격 입력 및 3kW 전 부하 조건에서의 주요 동작 파형들을 종합적으로 보여준다. 해당 파형에서 알 수 있듯, 800V의 고전압 입력 조건에서도 클램핑 회로를 통해 각 주 스위치의 최대 전압 스트레스가 입력의 절반인 400V로 안정적으로 제한되었다. 또한 주 스위치의 ZVS 및 정류 다이오드의 ZCS가 완벽히 유지됨을 확인하였다. 더불어, 전체 입력 전류 파형 역시 고전력 구동 시 180도 인터리브드 제어를 통해 대용량 필터 없이 우수한 전류 평활 특성을 안정적으로 유지함을 보여준다.

결론적으로 본 하드웨어 실험 및 고용량 시뮬레이션 검증 결과는, 제안하는 토폴로지가 전통적인 다단계 교류(AC) 배전을 대체할 실제 800V 기반 고효율·고밀도 전력 인프라에 적합한 최적의 솔루션임을 종합적으로 뒷받침한다.