• 대한전기학회
Mobile QR Code QR CODE : The Transactions of the Korean Institute of Electrical Engineers
  • COPE
  • kcse
  • 한국과학기술단체총연합회
  • 한국학술지인용색인
  • Scopus
  • crossref
  • orcid

  1. (Dept. of Electrical Engineering, Pukyong Nat. University, Korea)



Induction heating, Current source converter, Current source inverter, Power factor, Control circuit modeling

1. 서 론

유도가열은 전자기 유도현상을 이용하여 금속체를 직접 가열하는 방식이므로 높은 변환 효율로 전기에너지를 열에너지로 변환시킬 수 있다. 이로 인해 철강 산업과 기계 산업의 발달과 더불어 금속의 단조, 용해, 표면경화, 풀림 등 주요 응용분야에 널리 사용되고 있다(1). 현재 널리 사용되고 있는 단조용 유도가열 전원장치는 그림 1과 같이 SCR과 같은 전력반도체를 사용한 전원장치로 병렬공진회로 방식을 압도적으로 많이 채택하고 있다(2)-(4).

그러나 인버터의 DC 전류원으로 이용되는 전류를 제어하기 위해 위상제어 정류기를 사용함으로써 입력단의 역률이 낮고 입력전류의 THD가 높은 단점을 가지고 있다. 최근 이러한 단점들을 극복하기 위해 높은 역률과 낮은 THD특성을 갖는 그림 2와 같은 IGBT PWM 전류원 정류기와 IGBT 전류원 인버터로 구성된 유도가열 전원장치에 대한 연구가 되고 있으며, 본 저자는 이와 같은 토폴로지의 전력회로부 상세설계에 관한 논문을 발표하였다(5).

현재 IGBT 전압원 정류기를 사용하여 입력단 역률을 높이고 DC link 전류를 제어하는 논문은 많이 발표되어 있다. 하지만 IGBT 전류원 정류기를 유도 가열 전원장치에 적용하기 위한 제어방식 및 제어알고리즘에 대한 연구는 이루어지지 않고 있다. 즉 유도가열 전원장치에 적용할 시 필요한 주요 제어루프 모델링 및 제어기 설계, 보호회로 설계, 제어신호 검출방법 등과 같이 시스템 제어관점에서 필요한 제어방식 및 제어알고리즘에 대한 연구는 아직 부족한 실정이다. 이로 인해 현재 많은 단조용 전문 회사들은 그림 1과 같은 기존의 사이리스터 정류기 및 인버터로 구성된 유도가열 전원장치 전력회로를 그대로 사용하고 있다.

그림. 1. 기존의 단조용 유도가열 전원장치 전력회로도

Fig. 1 Previous induction heating power supply for forging applications

../../Resources/kiee/KIEE.2019.68.8.972/fig1.png

그림. 2. IGBT PWM 정류기 + IGBT 인버터로 구성된 단조용 유도가열 전원장치 전력회로도

Fig. 2 Induction heating power supply composed of IGBT PWM rectifier and IGBT inverter

../../Resources/kiee/KIEE.2019.68.8.972/fig2.png

따라서 본 논문에서는 IGBT PWM 전류원 정류기 및 IGBT 전류원 인버터로 구성된 단조용 유도가열 전원장치의 제어회로부 설계에 적용할 역률 제어루프, 전류 제어루프 및 전력 제어루프의 모델링 방법을 제안하며, 이를 이용하여 각각의 제어기를 설계한다. 또한 제어신호 검출에 필요한 전압 및 전류의 검출 방법을 비교 분석하여 최적의 검출 기법을 제안하며, 인버터의 출력전류와 탱크회로의 공진전압을 동상으로 제어하기 위해 탱크회로의 공진전압을 추종하는 기법을 제안한다.

2. 단조용 유도가열 전원장치의 제어회로

2.1 유도가열 전원장치의 제어회로도

그림 3은 단조용 유도가열 전원장치의 전체적인 제어회로를 나타낸다. 제어부는 총 4가지 부분으로 구성되어 있다.

첫 번째는 M_Phase 부로 표시된 제어루프로 전원의 역률을 원하는 값으로 제어한다. 이 제어부의 출력인 M는 정류기의 공간벡터 PWM에 사용되는 전류명령치의 크기로서 공간벡터 PWM에서 Dwell Time을 계산하는데 사용한다. ZCD 부분은 입력전압의 V상을 검지하여 전압의 위상을 구하는 부분이다. Φ detector 부분은 전압과 전류의 위상차이를 계산하는 부분이다. 일반적으로 입력단의 역률을 최대로 만들기 위해 전압과 전류의 위상차 명령치는 0으로 설정되며, 검지된 위상과 위상명령치의 오차값을 PI제어기를 통해 공간 벡터 PWM에 사용되는 변조지수 M를 결정한다.

두 번째는 α_Power부로 표시된 제어루프로 2개의 제어루프 즉 전력제어루프와 전류제어루프로 구성되어 있으며, 공간벡터 PWM의 Dwell Time을 계산하기 위한 α를 결정한다. 탱크공진전압을 검지하여 평균값을 얻어내고 DC link 전류(I)를 검지하여 두 값의 곱을 통해 전력을 계산한다. 계산된 전력값과 전력명령치를 비교하여 그 오차값을 PI제어기를 통해 DC link 전류의 명령치를 결정한다. 그 후 검지된 DC link 전류와 전력 오차값을 통해 얻어진 DC link 전류 명령치를 비교하여 그 오차값을 이용하여 PI제어기를 통해 지연각 α를 결정한다(6)-(7).

세 번째는 SVM Generator부로 표시된 부분으로 M_Phase부와 α_Power부에서 결정된 M와 α 그리고 V의 위상(I의 위상)을 통해 정류기의 PWM 스위칭파형을 결정한다. V의 위상과 지연각 α에 의해 전류 공간벡터의 섹션을 결정하며, M와 α를 통해 스위치의 Dwell time을 계산하여 PWM 스위칭 신호를 출력하는 부분이다.

마지막으로 공진주파수추종 인버터 제어부는 탱크공진전압(V)을 검지하여 탱크공진주파수를 추종하도록 인버터의 스위칭을 결정하는 부분으로, 인버터의 출력전압 즉 탱크회로의 공진전압과 인버터의 출력전류를 동상으로 제어한다.

그림. 3. 단조용 유도가열 전원장치의 제어회로도

Fig. 3 Control circuit diagram of induction heating power supply for forging applications

../../Resources/kiee/KIEE.2019.68.8.972/fig3.png

2.2 전원 전류 및 전원 전압의 위상각차 검출 방법

2.2.1 ZCD(zero crossing detection)을 이용한 검출 방법

전압 및 전류의 위상을 구하기 위해 가장 쉽게 사용되고 있는 방법으로는 ZCD(zero crossing detection)를 이용한 검출 방법이다. ZCD회로로는 광커플러와 슈미트 트리거를 사용한 회로 또는 비교기를 사용한 회로가 주로 이용된다. ZCD회로에 신호가 인가되면 입력신호에 따라 high 또는 low 값을 출력하게 된다. 이렇게 출력된 파형이 high가 될 때 카운팅을 시작하고 다음 high 신호에서 카운팅을 초기화 하게 된다. 이 카운팅 값을 통해서 입력신호의 주파수를 계산하고 계산된 주파파수와 카운팅된 값을 통해 위상각을 계산하게 된다. ZCD 방법을 이용한 위상 검출 방법의 경우 3상 전압 및 전류를 모두 검지하지 않고 하나의 상전압 및 상전류만 검지하므로 센서가 최소화되고 프로그래밍이 쉽다는 장점이 있으나 입력신호가 왜곡될 경우 위상의 도출이 어려우며, 신호의 왜곡을 막기 위해 필터를 과도하게 추가할 경우 위상지연의 문제점을 가지게 된다.

2.2.2 DSOGI-PLL-FLL을 이용한 위상 추종방식

그림 4는 PLL을 이용한 위상 추종방식을 나타낸다. 3개의 3상 전압 또는 전류 파형을 αβ변환을 통해 a상 파형과 90˚지연된 파형으로 변환하고 이를 dq변환과 PLL을 통해 위상정보를 도출해내고 이를 이용하여 a상파형의 위상을 동기화하는 정현파를 생성시킨다. 하지만 PLL방법 역시 입력신호의 왜곡이 심한 경우 동기화한 정현파 파형역시 왜곡이 심한 파형으로 도출되게 되고 또한 주파수 변동 및 3상 불평형시 사용이 어렵다는 단점이 있다.

그림 5는 DSOGI-PLL-FLL 제어 블록도를 나타낸다. DSOGI- PLL-FLL 방식에서는 기존의 PLL에서 문제되는 3상 불평형과 주파수 변동 및 신호 왜곡에 대해서 SOGI의 정상분 추출 기법과 FLL을 통해서 해결된다(8).

그림. 4. PLL을 이용한 위상 추종 방식

Fig. 4 Phase tracking method using PLL

../../Resources/kiee/KIEE.2019.68.8.972/fig4.png

그림. 5. DSOGI-PLL-FLL 제어 블록도

Fig. 5 DSOGI-PLL-FLL control block diagram

../../Resources/kiee/KIEE.2019.68.8.972/fig5.png

그림. 6. 기존의 PLL 방식과 DSOGI 방식의 비교

Fig. 6 Simulation waveform of PLL and DSOGI method

../../Resources/kiee/KIEE.2019.68.8.972/fig6.png

그림 6(a)와 (b)는 시뮬레이션을 통해 기존의 PLL방법과 DSOGI–PLL-FLL을 사용하여 추출된 a상 입력전압 V의 기본파 파형을 각각 보이고 있다. 그림 6에서와 같이 입력신호의 왜곡이 심하고 불평형인 상태에서 기존의 PLL방식의 경우 도출된 기본파 파형 또한 왜곡이 심하지만 DSOGI 방식의 경우 도출된 기본파 파형은 정확한 정현파의 형태이며, 입력전압 V와 잘 동기 되어 있음을 볼 수 있다. 따라서 본 논문에서는 그림 3의 M_Phase부에서 입렵 전압과 전류의 위상을 검지할 때 ZCD방법 및 기존의 PLL방식을 사용하지 않고 DSOGI-PLL-FLL방식을 사용하여 입력전압 V의 위상과 입력전류 I의 위상을 검지하고 전압과 전류의 위상 차이를 계산한다.

2.3 탱크회로의 공진주파수 추종하는 인버터 스위칭 방법

2.3.1 ZCD를 통한 스위칭 방법

2.2.1장의 전원전류 및 전원전압의 위상각 검출방법에 언급된 ZCD 방법 사용시 입력된 신호에 따라 출력은 high 또는 low의 값을 가진다. 즉 ZCD 회로의 출력이 바뀌는 지점이 탱크회로의 출력공진전압의 영전압 지점이므로 이를 이용하여 인버터의 스위칭에 이용할 수 있다. 하지만 앞서 설명하였듯이 신호 왜곡에 약하며 필터를 과도하게 추가할 경우 위상지연문제로 인버터의 출력전류와 공진전압사이의 위상차이가 발생하여 인버터를 고효율로 동작시키기 어렵다.

2.3.2 자가 발진 방식

그림. 7. 자가 발진 블록 다이어그램

Fig. 7 Self-oscillating method Block Diagram

../../Resources/kiee/KIEE.2019.68.8.972/fig7.png

그림 7은 자가 발진(Self Oscillating) 기법을 나타낸다(9). 탱크회로의 출력전압을 변압기를 통해 검지하고 논리 회로를 통해 인버터의 스위칭 신호가 게이트 드라이버를 통해 입력되게 된다. 즉 제어보드가 아닌 추가된 회로를 통하여 스위칭 신호를 생성하여 인버터를 스위칭 하는 방법이다. 이 방식의 경우 전력회로에 클램핑 회로, 트리거 회로 등의 추가적인 회로를 구성해야 한다는 단점이 있으며, 또한 영전압 지점에서 외부 잡음이 유입될 경우 영전압 검지가 반복적으로 일어나 이것이 바로 스위칭으로 연결되어 전력회로의 오동작을 일으킬 수 있으며, 신호의 왜곡을 막기 위해 필터를 과도하게 추가할 경우 앞서 설명한 ZCD 방법과 마찬가지로 위상지연의 문제점을 가지게 된다.

2.3.3 SOGI PLL을 이용한 탱크회로 공진 주파수 추종

그림 8은 기존의 단상 PLL을 이용한 위상 추종방식을 나타낸다. 단상의 경우 3상과는 달리 계통전압을 All Pass Filter를 통해 90˚지연된 파형을 만들고 그 이후엔 3상과 동일하게 전압

그림. 8. 단상 PLL을 이용한 위상 추종 방식

Fig. 8 Single phase PLL loop

../../Resources/kiee/KIEE.2019.68.8.972/fig8.png

그림. 9. SOGI-PLL-FLL 제어 블럭도

Fig. 9 SOGI-PLL-FLL control block diagram

../../Resources/kiee/KIEE.2019.68.8.972/fig9.png

그림. 10. 단상 PLL 방식과 SOGI-PLL-FLL 방식의 비교

Fig. 10 Simulation waveform of single phase PLL and SOGI-PLL-FLL method

../../Resources/kiee/KIEE.2019.68.8.972/fig10.png

위상을 동기화한다. 하지만 기존의 단상 PLL 방식의 경우 정확하게 90˚지연된 파형을 만들기가 어렵고 공진전압의 주파수가 변동할 때 전압위상의 동기화가 취약하며 입력신호의 왜곡에 약하다는 단점이 있다. 그림 9는 SOGI-PLL-FLL방법을 나타낸다. 기존의 단상 PLL 방법과 달리 APF를 사용하지 않고 식(1)과 같은 BPF와 LPF를 사용하여 정확하게 90˚지연된 파형을 얻을 수 있으며, 주파수 변동 및 신호 왜곡에 관계없이 공진전압의 주파수와 위상각을 정확하게 추종할 수 있다(8).

(1)

$D(s)=\dfrac{v'}{v}(s)=\dfrac{k\omega's}{s^{2}+k\omega's+\omega'^{2}}$

$Q(s)=\dfrac{qv'}{v}(s)=\dfrac{k\omega's}{s^{2}+k\omega's+\omega'^{2}}$

그림 10(a)(b)는 시뮬레이션을 통해 기존의 단상 PLL방법과 SOGI–PLL-FLL을 사용하여 추출된 전압의 기본파 파형을 각각 보이고 있다. 그림 10에서와 같이 입력신호의 왜곡이 심한 상태에서 기존의 단상 PLL방식의 경우 도출된 기본파 파형 또한 왜곡이 심하지만 SOGI 방식의 경우 도출된 기본파 파형은 정확한 정현파의 형태이며, 입력전압과 잘 동기 되어 있음을 볼 수 있다.

따라서 본 논문에서는 그림 3의 Inverter 부에서 ZCD 방식 및 자가 발진 방식을 사용하지 않고 SOGI-PLL-FLL 방식을 사용하여 공진탱크전압의 주파수와 위상을 추종하고 이를 인버터의 스위칭에 이용한다.

3. 제어기의 상세 설계

3.1 위상(M제어) 제어기 설계

그림 11은 위상제어회로 설계를 위한 입력단 상당 전력회로의 모델링회로를 나타낸다. 모델링 조건은 $ \text{L}_\text{f}$와 $ \text{R}_\text{f}$에 인가되는 전압이 매우 낮다고 가정하여 $ \text{C}_\text{f}$에 인가되는 전압이 전원전압과 동일하다고 가정한다,

그림 12는 $\text{I}_\text{S}$와 $\text{V}_\text{S}$가 동상인 상태에서 변조지수 $\text{M}_\text{a}$의 변동량에 따른 위상각 변동 ∆Φ를 나타내는 벡터도이다. 그림 12로부터 위상각 변동에 대한 수식을 식(2)와 같이 나타낼 수 있으며 이를 간략화 하면 식(3)과 같이 표현되며 이를 $\left |\dfrac{\triangle\Phi}{\triangle M_{a}}\right |$에 대한 수식으로 나타내면 식(4)와 같이 표현된다.

(2)
$\triangle\Phi\approx\tan\triangle\Phi =\dfrac{\triangle M_{a}I_{dc}\sin\alpha}{I_{s}+\triangle M_{a}I_{dc}\cos\alpha}$

(3)
$\triangle\Phi =\dfrac{\triangle M_{a}I_{dc}\sin\alpha}{I_{s}}$

(4)
$\left |\dfrac{\triangle\Phi}{\triangle M_{a}}\right | =\dfrac{I_{dc}}{I_{s}}\sin\alpha =\dfrac{I_{dc}\sin\alpha}{\sqrt{\left(M_{a}I_{dc}\right)^{2}-I_{c}^{2}}}$

그림. 11. 위상제어회로 설계를 위한 입력단 상당 전력회로 모델링

Fig. 11 Input-side per phase power circuit modeling for phase control circuit design

../../Resources/kiee/KIEE.2019.68.8.972/fig11.png

그림. 12. $\text{M}_\text{a}$ 변동에 따른 위상지연각 변경

Fig. 12 Change of phase delay angle according to $\text{M}_\text{a}$ fluctuation

../../Resources/kiee/KIEE.2019.68.8.972/fig12.png

그림. 13. $\text{M}_\text{a}$변동에 따른 위상각 변동 사이의 시간지연을 구하기 위한 모델링 회로

Fig. 13 modeling circuit to obtain time delay between phase angle variations due to $\text{M}_\text{a}$ fluctuation

../../Resources/kiee/KIEE.2019.68.8.972/fig13.png

그림 13은 $\text{M}_\text{a}$변동에 따른 위상각 변동 사이의 시간지연을 구하기 위한 모델링 회로를 나타낸다. $\text{M}_\text{a}$의 변동 주파수를 ω로 나타내면 식(5)와 같은 수식을 구할 수 있으며 $\omega\ll\omega_{o}$, $Q\gg\dfrac{1}{2}$일 때 $\dfrac{\omega L_{f}}{R_{f}}\ll 1$ 로 나타낼 수 있다. 여기서 Q값과 공진주파수 $\omega_{o}$는 식(6)과 같다.

(5)
$\dfrac{\omega L_{f}}{R_{f}}=\dfrac{\omega}{\omega_{o}Q}$, $\dfrac{R_{f}}{\omega C_{f}}=\dfrac{\omega_{o}}{\omega Q}$

(6)
$Q=\dfrac{R_{f}}{\sqrt{L_{f}/C_{f}}}$, $\omega_{o}=\dfrac{1}{\sqrt{L_{f}C_{f}}}$

그림 13으로부터 라플라스 변환을 통해 식(7)과 같은 수식을 구할 수 있으며. 식(7)은 $\omega\ll\omega_{o}$에서 식(8)과 같이 됨을 알 수 있다.

그림. 14. 위상제어루프

Fig. 14 Phase control loop

../../Resources/kiee/KIEE.2019.68.8.972/fig14.png

그림. 15. 위상제어루프 보드선도

Fig. 15 Phase control loop board plot

../../Resources/kiee/KIEE.2019.68.8.972/fig15.png

식 (4)(8)에 의해서 $\text{M}_\text{a}$변동량에 대한 출력 위상각 변동량은 식(9)와 같이 표현된다.

(7)
$\dfrac{I_{s}}{M_{a}I_{dc}}=\dfrac{\dfrac{1}{SC_{f}}}{\dfrac{SL_{f}R_{f}}{SL_{f}+R_{f}}+\dfrac{1}{SC_{f}}}$$=\dfrac{1}{1+SC_{f}\times\dfrac{SL_{f}R_{f}}{SL_{f}+R_{f}}}$ $\fallingdotseq\dfrac{1}{1+SC_{f}\times SL_{f}}=\dfrac{1}{1+\dfrac{S^{2}}{\omega_{o}^{2}}}$

(8)
$\dfrac{I_{s}}{M_{a}I_{dc}}\approx\dfrac{1}{1+\dfrac{S^{2}}{\omega_{o}^{2}}}\approx 1$

(9)
$\dfrac{\triangle\Phi}{\triangle M_{a}}=\dfrac{I_{dc}}{I_{s}}\sin\alpha =\dfrac{I_{dc}\sin\alpha}{\sqrt{\left(M_{a}I_{dc}\right)^{2}-I_{c}^{2}}}$

그림 14는 위상제어루프를 나타낸다. 위상각 변동명령치와 검지된 위상각 변동의 비교를 통해 오차값을 계산하고 이를 PI제어기를 통해 $\text{M}_\text{a}$의 변동량을 결정하며 이는 위상각 변동량의 제어로 이어진다.

그림 15는 변조지수 $\text{M}_\text{a}$의 변화량에 따른 위상각의 변동량이 가장 심한 경우인 DC link 전류 $\mathrm{I}_{\mathrm{dc}}=150[\mathrm{A}]$의 정격전류, 변조지수 $\text{M}_\text{a}$는 0.15인 조건에서 위상제어루프의 보드선도를 나타낸다. 그림 15에서 검은색으로 표현된 부분이 PI제어기의 $\mathrm{P}$ gain, $\mathrm{K}_{\mathrm{P}_{-}\phi} =1$이고 $\mathrm{I}$ gain, $\mathrm{K}_{\mathrm{I}_{-}\phi} =0$일 때의 보드 선도를 나타낸다. 위상제어루프의 대역폭을 0.5[Hz] 부근으로 설정하고 위상여유(Phase margin)를 90˚부근으로 설정하기 위해 15[Hz]부근을 영점으로 설정한다. 따라서 $\mathrm{K}_{\mathrm{P}_{-}\phi} =1$값은 루프이득 $1/\dfrac{I_{dc}\sin\alpha}{\sqrt{\left(M_{a}I_{dc}\right)^{2}-I_{c}^{2}}}$의 값보다 20배 이상 낮은 값인 0.0001로 선정하고 이때15[Hz] 부근에서 영점을 추가하기 위한 $\mathrm{K}_{\mathrm{I}_{-}\phi}$의 값은 식(10)과 같이 계산된다.

(10)

$\dfrac{1}{T_{c}}=\dfrac{K_{I-\Phi}}{K_{P-\Phi}} $

$ K_{I-\Phi}=0.0001\times 30\pi =0.01$

3.2 전류(α값제어) 제어기 설계

그림 16은 전류제어회로 설계를 위한 전력회로의 모델링회로를 나타낸다.

식 (11)은 공간벡터 PWM을 사용하였을 때 정류기 출력전압의 수식을 나타낸다. 그림 16에서 모델링한 바와 같이$\alpha =\dfrac{\pi}{2}-V_{\alpha}$로 표현할 수 있으며 여기서 $\left |\dfrac{V_{dc}}{V_{\alpha}}\right |$의 변동이 가장 심한 최악의 경우는 Vα가 작은값을 가질때이므로 이를 선형화하기 위해 간소화시켰으며, 이를 $\left |\dfrac{V_{dc}}{V_{\alpha}}\right |$에 대한 관계식으로 변경하면 식(12)와 같이 표현된다.

식 (12)로부터 $\text{V}_{\alpha}$명령에 대한 $\text{V}_{dc}$ 응답지연을 고려하면 (13)

그림. 16. 전류제어회로 설계를 위한 전력회로 모델링

Fig. 16 Power circuit modeling for current control circuit design

../../Resources/kiee/KIEE.2019.68.8.972/fig16.png

그림. 17. 전류제어루프

Fig. 17 Current control loop

../../Resources/kiee/KIEE.2019.68.8.972/fig17.png

과 같이 표현 할 수 있으며, $\text{V}_{dc}$에 대한 출력 $\text{I}_{dc}$는 식(14)와 같이 표현된다.

(11)
$V_{dc}=\sqrt{\dfrac{3}{2}}V_{LL}M_{a}\cos\alpha\fallingdotseq\sqrt{\dfrac{3}{2}}V_{LL}M_{a}V_{\alpha}$

(12)
$\left |\dfrac{V_{dc}}{V_{\alpha}}\right | =\sqrt{\dfrac{3}{2}}V_{LL}M_{a}$

(13)
$\dfrac{V_{dc}}{V_{\alpha}}=\sqrt{\dfrac{3}{2}}V_{LL}M_{a}e^{-T_{s}S}=\dfrac{\sqrt{3/2}V_{LL}M_{a}}{1+T_{s}S}$

(14)
$\dfrac{I_{dc}}{V_{dc}}=\dfrac{1}{R_{eq}+SL_{dc}}$

(15)
$\begin{aligned} \text { Loop gain } =\frac{\sqrt{3 / 2} V_{L L} M_{a}}{1+T_{s} S} \times \frac{1}{R+S L_{d c}} \times K_{s c} \\ =\frac{\sqrt{3 / 2} V_{L L} M_{a} K_{s c}}{\left(S L_{d c}+R\right)\left(1+T_{s} S\right)} \end{aligned}$

식 (13)식(14)를 사용하여 그림 16의 전류제어루프는 그림 17과 같은 제어 블록다이어그램으로 나타낼 수 있다. 전류 명령치와 검지된 전류의 비교를 통해 오차값을 계산하고 이를 PI제어기를 통해 $\text{V}_{\alpha}$값을 계산하여 이를 통해 $\text{V}_{dc}$의 크기가 제어되며 이는 곧 전류의 제어로 이어진다. 전체 루프 이득은 식(15)와 같이 표현된다. 식(15)의 루프 이득을 이용하여 적절한PI제어기 값을 설계한다.

그림 18은 α에 따른 전류의 변화량이 가장 심한 경우인 $\text{V}_{dc}$가 최대전압이고, 변조지수 $\text{M}_\text{a}=1$일 때, 그리고 인버터 및 탱크회로의 등가 임피던스를 4[Ω]으로 선정한 조건에서 전류제어루프의 보드 선도를 나타낸다. 그림 18에서 검은색으로 표현된 부분이 $\mathrm{P}$ gain, $\mathrm{K}_{\mathrm{P}_{-}CR} =1$, $\mathrm{I}$ gain, $\mathrm{K}_{\mathrm{I}_{-}CR} =0$ 일때의 보드 선도를 나타낸다. 전류 제어루프의 대역폭을 30[Hz]로 선정하고 위상여유를 90˚ 부근으로 설정하기 위해 100[Hz]부근에 영점을 추가

그림. 18. 전류제어루프 보드선도

Fig. 18 Current control loop board plot

../../Resources/kiee/KIEE.2019.68.8.972/fig18.png

한다. 따라서 $\mathrm{K}_{\mathrm{I}_{-}CR}$값은 루프이득의 $1/\dfrac{\sqrt{3/2}V_{LL}M_{a}K_{sc}}{R_{eq}}$ 값보다 약 10배가량 낮은 값을 가져야 한다. 본 논문에서 $\text{I}_{dc}$전류값과 $\text{I}_{dc.dig}$ 값의 변환비인 $\text{K}_{SC}$는 20이며, $\text{V}_{LL}$이 최대이고 $\text{M}_\text{a}=1$일 때 제어가 이루어진다고 가정하여 $\mathrm{K}_{\mathrm{P}_{-}CR} =0$은 0.0002로 선정하고 이때 100[Hz] 부근에 영점을 추가하기 위한 $\mathrm{K}_{\mathrm{I}_{-}CR} =0$의 값은 식(16)과 같이 계산된다.

(16)

$\dfrac{1}{T_{c}}=\dfrac{K_{I-CR}}{K_{P-CR}} $

$K_{I-CR}=0.0002\times 200\pi =0.06$

3.3 전력(Idc_ref) 제어기 설계

식 (17)은 정류기의 출력전력을 나타낸 식이다. 식(17)을 전류 변화량에 대한 전력의 변화량으로 표시하면 식(18)과 같이 표시되며 이는 식(19)와 같이 표현할 수 있다. 실제 전류, 전력에 대한 디지털 변환비를 적용하면 식(20)과 같이 표현되며 이를 계산하여 전류 변화량에 대한 전력의 변화량으로 나타내면 식(21)과 같다. 식(20) 및 (21)에서 $\mathrm{K}_{\mathrm{SC}_{-}I}$, $\mathrm{K}_{\mathrm{SC}_{-}P}$는 각각 전류, 전력에 대한 변환비를나타낸다. 식(21)과 전류 변화량 명령치에 대한 전류변화의 지연응답을 고려하여 그림 19와 같은 제어 블록다이어그램으로 나타낼 수 있다. 전력 명령치와 검지된 전력의 비교를 통해 오차값을 계산한다. 이를 PI제어기를 통해 $\triangle \mathrm{I}_{\mathrm{dc} . \mathrm{dig}}^{*}$값이 결정되며 $\triangle \mathrm{I}_{\mathrm{dc} . \mathrm{dig}}$값의 크기가 제어되어 전력의 제어로 이어진다. 그림 19에서 $\omega_{\mathrm{BW}_{-} \mathrm{CR}}$은 전류제어루프의 대역폭을 나타낸다. 전체 루프이득은 식(22)와 같이 표현되며 이를 이용하여 적절한 PI제어기 값을 설계한다.

(17)
$P_{o}=I_{dc}^{2}R_{I NV}$

(18)
$\dfrac{d P_{o}}{d I_{dc}}=2I_{dc}R_{I NV}=2V_{I NV}$

(19)
$\dfrac{\triangle P_{o}(s)}{\triangle I_{dc}(s)}=2V_{I NV}$

(20)
$\dfrac{\triangle P_{o.dig}K_{sc-p}}{\triangle I_{dc.dig}K_{sc-I}}=2V_{I N V}$

(21)
$\dfrac{\triangle P_{o.dig}}{\triangle I_{dc.dig}}=K_{sc-I}K_{sc-p}\times 2V_{I N V}=K_{PW}V_{I N V}$

(22)
$\text{Loop gain} =\frac{1}{1+s / \omega_{B W_{CR}}} \times K_{P W} V_{I N V}$

그림 20은 전류명령치 변화에 대한 전류변화의 지연응답을 앞서 전류제어루프에서 설계한 약 30[Hz]로 가정하고 VINV의 값이 최대치인 538[V]이며 전류, 전력의 변환비가 각각 20, 5.4 일때 전력제어루프의 보드선도를 나타낸다. 그림 20에서 검은색으로 표현된 부분이 $\mathrm{P}$ gain, $\mathrm{K}_{\mathrm{P}_{-}{PW}} =1, \mathrm{I}$ gain, $\mathrm{K}_{\mathrm{I}_{-}{PW}}=0$ 일 때의

그림. 19. 전력제어루프

Fig. 19 Power control loop

../../Resources/kiee/KIEE.2019.68.8.972/fig19.png

그림. 20. 전력제어루프 보드선도

Fig. 20 Power control loop board plot

../../Resources/kiee/KIEE.2019.68.8.972/fig20.png

보드 선도를 나타낸다. 전력제어루프의 대역폭을 0.25[Hz]로 선정하고 위상여유를 90˚부근으로 설정하기 위해 1[Hz]부근을 영점으로 설정한다. 따라서 $\mathrm{K}_{\mathrm{P}_{-}{PW}}$값은 루프이득의 $1/\left(\mathrm{K}_\mathrm{PW} \mathrm{V}_{\mathrm{INV}}\right)$값 보다 약 10배가량 낮은 값인 0.005로 선정하고 이때 1[Hz] 부근에 영점을 추가하기 위한 $\mathrm{K}_{\mathrm{I}_{-}{PW}}$의 값은 식(23)과 같이 계산된다.

(23)

$\dfrac{1}{T_{c}}=\dfrac{K_{I-PW}}{K_{P-PW}} $

$K_{I-PW}=0.005\times 2\pi =0.0314$

4. 실험결과

표 1. 실험사양

Table 1. experimental specifications

Rated capacity $\left(\mathrm{S}_{0}\right)$

40 [kVA]

Input voltage $\left(\mathrm{V}_{\mathrm{S}.\text{line}}\right)$

380 [Vrms]

Input frequency $\left(\mathrm{f}_{\mathrm{S}}\right)$

60 [Hz]

Resonant frequency $\left(\mathrm{f}_{\mathrm{O}}\right)$

3~8 [kHz]

Rectifier switching frequency $\left(\mathrm{f}_{\mathrm{conv}}\right)$

5 [kHz]

DC link inductor $\mathrm{L}_{\mathrm{dc}}$

1 [mH]

표 1은 본 논문에서의 실험 사양을 나타내며, 그림 21은 제작된 유도가열 전원장치이다.

그림 22는 왜곡된 파형이 제어보드에 입력이 될 경우 ZCD 회로의 출력파형과 DSOGI-PLL-FLL방식을 사용하여 입력신호

그림. 21. 제작된 유도가열 전원장치

Fig. 21 Manufactured induction heating power supply

../../Resources/kiee/KIEE.2019.68.8.972/fig21.png

그림. 22. 왜곡된 파형이 입력된 경우 ZCD 결과 파형과 DSOGI를 통해 얻어진 기본파 파형

Fig. 22 when distorted wave is input, ZCD_output waveform and fundamental waveform obtained by using DSOGI

../../Resources/kiee/KIEE.2019.68.8.972/fig22.png

의 기본파를 추출한 파형을 나타낸다. 그림 21에 나타나있듯이 입력 신호의 왜곡이 있는 경우 ZCD가 정확히 되지 않음을 확인 할 수 있으며, 반면 DSOGI-PLL-FLL 방식의 경우는 왜곡된 파형이 입력이 되는 경우에도 기본파 성분이 정확히 추출됨을 볼 수 있고 이를 이용하여 입력신호의 정확한 위상을 구할 수 있다.

그림 23은 위상각 명령치가 계단입력으로 0˚에서 10˚로 변경 될 때와 10˚에서 0˚로 변경 될 때의 위상각을 DAC한 파형과 DC link 전류 $\text{I}_{dc}$ 파형을 나타낸다. 그림 23에서 알 수 있듯이 위상각 명령치가 계단입력으로 급변하는 최악의 상황에도 부하 전류의 변동은 없으며 위상각차의 오버슈트 및 정상상태 오차 없이 제어가 잘 이루어짐을 알 수 있다.

그림 24는 전류명령치가 계단입력으로 50[A]에서 100[A]로 변경 될 때와 100[A]에서 50[A]로 변경 될 때의 파형을 나타낸다. 그림 24에서 알 수 있듯이 전류 명령치가 계단입력으로 급변하는 최악의 경우에도 오버슈트 및 정상상태 오차 없이 제어가 잘 이루어짐을 확이 할 수 있다.

그림 25는 전력명령치가 계단입력으로 10[kW]에서 30[kW]로

그림. 23. 위상각 명령치의 변화에 따른 위상각

FFig. 23 phase angle according to phase angle command

../../Resources/kiee/KIEE.2019.68.8.972/fig23.png

그림. 24. 전류 명령치의 변화에 따른 Idc 파형

Fig. 24 Idc waveform according to change of current command value

../../Resources/kiee/KIEE.2019.68.8.972/fig24.png

그림. 25. 전력명령치 변화에 따른 파형

Fig. 25 Waveforms depending on power command value change

../../Resources/kiee/KIEE.2019.68.8.972/fig25.png

그림. 26. 출력용량에 따른 $\text{v}_\text{a}$와 $\text{i}_\text{a}$의 실험 파형

Fig. 26 Experimental waveforms of $\text{v}_\text{a}$ and $\text{i}_\text{a}$ according to output capacity

../../Resources/kiee/KIEE.2019.68.8.972/fig26.png

변경 될 때와 30[kW]에서 10[kW]로 계단입력으로 변경 될 때의 $\text{I}_\text{dc}$ 파형과 DAC된 전력의 값을 나타낸다. 그림 25에서 알 수 있듯이 전력 명령치가 계단입력으로 급변하는 최악의 경우에도 전류 및 실제 출력전력의 값이 오버슈트 및 정상상태 오차 없이 정확히 제어되고 있음을 확인 할 수 있다.

그림 26은 출력용량에 따른 $\text{v}_\text{a}$와 $\text{i}_\text{a}$의 측정 파형을 나타낸다. 그림 26에서 볼 수 있듯이 부하변동에 관계없이 전압과 전류의 위상이 동상임을 확인 할 수 있으며 $\text{i}_\text{a}$전류 또한 정현파와 유사한 낮은 THD를 가짐을 확인 할 수 있다.

그림 27은 탱크회로의 출력전압과 인버터의 출력전류를 나타낸다. 공진주파수를 변화시키기 위해 가열코일의 인덕턴스를

그림. 27. 인버터 출력전압(탱크 공진전압) $\text{v}_\text{o}$와 인버터 출력전류 $\text{i}_\text{inv}$ 측정 파형

Fig. 27 Measured waveform of iverter output voltage (tank resonance voltage) $\text{v}_\text{o}$ and inverter output current $\text{i}_\text{inv}$

../../Resources/kiee/KIEE.2019.68.8.972/fig27.png

그림. 28. 출력 용량에 따라 측정된 입력단 역률

Fig. 28 Input power factor depending on output capacity

../../Resources/kiee/KIEE.2019.68.8.972/fig28.png

그림. 29. 출력 용량에 따라 측정된 전원장치의 효율

Fig. 29 measured efficiency of power supply depending on output capacity

../../Resources/kiee/KIEE.2019.68.8.972/fig29.png

변화시켜 실험하였으며, 그림 27을 통해 알 수 있듯이 공진주파수와 관계없이 탱크회로의 출력전압과 인버터의 출력전류를항상 동상을 유지하여 무효전력 성분이 최소화됨을 확인 할 수 있다.

그림 28은 출력용량에 따른 입력단 역률 그래프를 나타낸다. 그림 28을 통해 알수 있듯이 출력용량이 낮은 5[kW] 구동시 ZCD방식보다 DSOGI-PLL-FLL 방법사용시 역률이 훨씬 높음을 확인할 수 있다. 또한 입력단 전류 $\text{i}_\text{a}$의 왜곡이심한 5[kW] 구동시를 제외하면 출력용량에 상관없이 전 부분에서 0.96이상의 높은 역률을 가짐을 확인 할 수 있다.

그림 29는 출력 용량에 따른 전원장치의 입출력 효율 그래프를 나타낸다. 그림 29에서 알 수 있듯이 같이 40[kW] 정격 구동 시 0.93 이상으로 높은 효율로 동작함을 알 수 있다.

5. 결 론

본 논문에서 IGBT PWM 정류기와 IGBT 인버터로 구성된 유도가열 전원장치의 역률 제어루프, 전류 제어루프 및 전력 제어루프를 모델링하여 각각의 제어기를 설계하는 방법을 제안한다. 또한, 제어에 필요한 전압 및 전류의 검출방법을 비교 분석하여 최적의 검출 기법을 제안하였으며, 인버터의 출력전류와 탱크회로의 공진전압을 동상으로 제어하기 위해 탱크회로의 공진전압을 추종하는 기법을 제안한다.

제안한 기법들을 유도가열 시스템에 적용하고 실험을 통해 그 성능을 검증하였다. 입력 전압과 전류의 위상각 제어부, 전류제어부 및 전력제어부에서 명령치가 계단입력으로 급변하는 최악의 상황에서도 오버슈트 및 정상상태 오차 없이 제어가 잘 이루어짐을 확인하였고, 인버터의 출력전류와 탱크회로의 공진전압의 위상이 동일하게 제어되는 것을 확인하였다.

따라서 본 논문에서 제시한 제어회로 설계방법 및 제어 알고리즘은 넓은 출력범위를 갖는 단조용 유도가열 전원장치 시스템에 널리 사용될 것으로 예상된다.

Acknowledgements

이 논문은 부경대학교 자율창의학술연구비(2017년)에 의하여 연구되었음

References

1 
Oscar Lucía, Pascal Maussion, Enrique J. Dede, José M. Burdío, May, 2014, Induction Heating Technology and Its Applications : Past Developments, Current Technology, and Future Challenges, IEEE Trans. Ind. Applicant, Vol. 61, No. 5, pp. 2509-2520DOI
2 
Francis p. Dawson, Praveen K. Jain, JULY, 1991, A Comparison of Load Commutated Inverter Systems for Induction Heating and Melting Applications, IEEE Trans. Power Electron, Vol. 6, No. 5, pp. 430-441DOI
3 
A. R. Namadmalan, B. Abdi, J. S. Moghani, September 2011, A Current-Fed Parallel Resonant Push-Pull Inverter with a New Cascaded Coil Flux Control for Induction Heating Applications, JPE, Vol. 11, No. 5, pp. 632-638DOI
4 
K. B. Zhao, Paresh C. Sen, G. Premchandran, Feb., 1984, A Thyristor Inverter for Medium-Frequency Induction Heating, IEEE Trans. Ind. Electronics, Vol. IE-31, No. 5, pp. 34-36DOI
5 
Seung-Soo Choi, Chang-Woo Lee, In-Dong Kim, DEC 2018, Design of New Induction Heating Power Supply for Forging Applications Using Current-Source PWM Converter and Inverter, KIEE, Vol. 67, No. 12, pp. 1602-1610DOI
6 
Bong-Hwan Kwon, Byung-duk Min, June, 1993, A Fully Software-Controlled PWM Rectifier with Current Link, IEEE Trans. Ind. Applicant, Vol. 40, No. 3, pp. 355-363DOI
7 
Y. Xiao, B. Wu, S. Rizzo, R. Sotodeh, Nov./Dec., 1998, A Novel Power Factor Control Scheme for High-Power GTO Current-Source Converter, IEEE Trans. Ind. Applicant, Vol. 34, No. 6, pp. 1278-1283DOI
8 
P. Rodríguez, R. Teodorescu, I. Candela, A. V. Timbus, M. Liserre, F. Blaabjerg, 2006, New Positive-sequence Voltage Detector for Grid Synchronization of Power Converters under Faulty Grid Conditions, 2006 37th IEEE Power Electronics Spe- cialists Conference, pp. 1-7DOI
9 
Alireza Namadmalan, Javad Shokrollahi, Nov., 2012, Self-Oscillating Switching Technique for Current Source Parallel Resonant Induction Heating Systems, JPE, Vol. 12, No. 6, pp. 851-858DOI

저자소개

최승수 (Seung-Soo Choi)
../../Resources/kiee/KIEE.2019.68.8.972/au1.png

1982년 3월 26일생.

2103년 부경대 공대 전기공학과 졸업.

2015년 부경대 공대 대학원 전기공학과 졸업(석사).

2017년 부경대 공대 대학원 전기공학과 박사과정 수료.

2017년~현재 부경대 대학원 수료후 연구생

고무석 (Moo-Seok Goh)
../../Resources/kiee/KIEE.2019.68.8.972/au2.png

1993년 9월 2일생.

2018년 부경대 공대 전기공학과 졸업.

2018년~현재 부경대 공대 대학원 전기공학과 재학중

김인동 (In-Dong Kim)
../../Resources/kiee/KIEE.2019.68.8.972/au3.png

1984년 서울대 공대 전기공학과 졸업.

1987년 한국과학기술원 전기 및 전자공학과 졸업(석사).

1991년 동 대학원 졸업(공박).

1991년~1996년 대우중공업 철도차량연구소 책임연구원.

1997년~1998년 미국 Univ. of Tennessee Post Doc.

2004년~2005년 미국 Virginia Tech 방문교수.

2012년∼2013년 미국 North Carolina State university 방문 교수.

1996년~현재 부경대 전기공학과 교수

E-mail: idkim@pknu.ac.kr