주혜린
(Hyerin Ju)
*iD
박수민
(Sumin Park)
*iD
정준기
(Junki Jung)
*iD
석오균
(Ogyun Seok)
†iD
-
(Department of Electrical and Electronic Engineering, Pusan National University, Republic
of Korea.)
Copyright © The Korean Institute of Electrical Engineers
Key Words
Silicon Carbide (SiC), PiN diode, Edge termination, Breakdown voltage, Hybrid-JTE
1. 서 론
Silicon Carbide (SiC)는 넓은 밴드갭, 높은 임계전계, 우수한 열전도도를 갖는 차세대 전력반도체 소재로, 기존 Silicon 대비
높은 차단전압과 낮은 온저항을 동시에 구현할 수 있다[1~
4]. 이와 같은 우수한 물성으로 인해 SiC 전력반도체는 전기자동차, 신재생에너지 변환장치, 고전압 직류송전 시스템 등 고전압·고효율 전력 변환 분야에서의
적용을 위해 활발히 연구되고 있으며, 최근에는 10kV 이상의 초고전압 전력반도체 개발이 활발히 진행되고 있다[3~
5].
고전압 SiC PiN 다이오드는 높은 차단전압을 확보하기 위해 드리프트 층의 두께를 증가시키고 도핑 농도를 낮게 설계한다[1,
2,
6,
7]. 그러나 이와 같은 구조는 드리프트 층 저항을 증가시켜 순방향 전압강하와 전력 손실을 증가시키므로, 드리프트 층에 주입된 소수 캐리어에 의한 전도도
변조 효과를 이용하여 이를 보완한다[6~
11]. 전도도 변조 효과는 드리프트 층으로 주입되는 캐리어의 양과 수명에 크게 의존하므로, 캐리어 수명과 정공 주입 효율은 SiC PiN 다이오드의 순방향
특성을 결정하는 중요한 요소이다[7~
11]. 그러나 이온주입 과정에서 발생하는 결정 결함으로 인해 캐리어 수명과 정공 주입 효율이 저하될 수 있으며, 이는 전도도 변조 효과를 감소시켜 순방향
특성을 저하시킨다[7,
12,
13].
이를 개선하기 위한 방법으로 최근에는 p형 에피층을 적용한 SiC PiN 다이오드가 활발히 연구되고 있다[12~
14]. p형 에피층은 이온주입 공정에서 발생하는 결정 결함이 비교적 적어서 높은 캐리어 수명을 확보할 수 있으며, 두꺼운 층에서도 균일한 도핑 농도를
형성할 수 있어 정공 주입 효율과 전도도 변조 특성을 향상시킬 수 있다[11~
14]. 그러나 p형 에피층을 적용하기 위해서는 종단부에 선택적 식각 공정이 필요하며, 이 과정에서 식각된 p형 에피층의 가장자리에 전계가 집중되어 조기
항복이 발생할 수 있다[15~
17]. 따라서 p형 에피층 기반 PiN 다이오드에서는 식각 형상에 따른 전계 분포를 완화하고, 전계 집중을 효과적으로 완화할 수 있는 종단 구조의 설계가
필요하다[16,
17,
20].
고전압 SiC PiN 다이오드에서는 소자 가장자리의 전계 집중을 완화하고 이상적인 항복전압을 확보하기 위해 종단 구조가 필수적으로 적용된다[15~
20]. 대표적인 종단 구조 설계 방법으로는 Junction Termination Extension (JTE), Field Limiting Ring (FLR)
등이 있다[15,
16,
19]. 이 중 JTE는 높은 종단 효율을 가져 가장 널리 사용되는 종단 구조이다. JTE는 PN 접합의 공핍층을 종단부으로 확장시켜 전계를 완만하게 분산시킬
수 있기 때문이다[15~
19]. 그러나 JTE는 JTE dose의 변화에 민감하여 공정 편차에 따른 항복전압 저하가 발생할 수 있다[18]. 이를 개선하기 위해 Ring-Assisted JTE (RA-JTE), Multiple Floating Zone JTE (MFZ-JTE) 등 다양한
종단 구조가 제안되어 전계를 효과적으로 분산시키고 종단 효율을 향상시키기 위한 연구가 지속적으로 수행되고 있다[16~
20].
본 논문에서는 p형 에피층을 적용한 6.5 kV급 SiC PiN 다이오드를 대상으로 p형 에피층의 식각 형상이 종단 구조 특성에 미치는 영향을 분석하기
위해 단일 식각 구조와 이중 식각 구조를 비교하였다. 이후 식각 형상 비교 결과를 바탕으로 SZ-JTE, RA-JTE 구조를 분석하였으며, 추가적으로
MFZ-JTE를 적용하여 전계 집중을 효과적으로 완화하고 높은 항복전압을 갖는 Hybrid-JTE 구조를 설계하였다.
2. 소자 구조와 시뮬레이션 방법
Synopsys사의 Sentaurus TCAD를 활용하여 p형 에피층을 적용한 정격전압 6.5 kV급 SiC PiN 다이오드의 종단 구조를 설계하고
시뮬레이션을 수행하였다. 모든 시뮬레이션은 300 K에서 수행하였으며, Fermi statistics, Shockley-Read-Hall(SRH)
재결합 모델, Auger 재결합 모델, Okuto avalanche impact ionization model 및 농도 의존 이동도와 고전계 이동도
포화를 고려한 mobility model을 적용하였다. Al 이온주입은 Monte Carlo implantation model(5,000 particles)을
이용하여 수행하였다. 항복전압은 cathode 전류가 1 μA에 도달하는 전압으로 정의하였으며, 이를 기준으로 각 종단 구조의 항복전압과 전계 분포를
비교·분석하였다.
그림 1 p형 에피층 기반 6.5 kV급 SiC PiN 다이오드의 종단 구조 단면도 (a) SZ-JTE, (b) RA-JTE, (c) Hybrid-JTE
Fig. 1 Cross-sectional views of the proposed p-type epitaxial SiC PiN diode with (a)
SZ-JTE, (b) RA-JTE and (c) Hybrid-JTE
그림 1은 본 연구에서 적용한 p형 에피층 기반 6.5 kV급 SiC PiN 다이오드의 종단 구조를 나타낸다. 모든 구조는 p+ 영역, p형 에피층, n형
드리프트층 및 n+ 기판으로 구성되며, 종단 영역은 p형 에피층의 선택적 식각 후 Aluminum 이온주입을 통해 이온주입 JTE를 형성하였다. 그림 1(a)는 SZ-JTE 구조이며, 그림 1(b)는 SZ-JTE 구조에 floating ring을 추가한 RA-JTE 구조이다. 또한 그림 1(c)는 RA-JTE 구조를 기반으로 MFZ-JTE를 적용한 Hybrid-JTE 구조를 나타낸다.
표 1은 본 연구에서 적용한 6.5 kV SiC PiN 다이오드의 설계 조건을 나타낸다. n+ substrate의 농도와 n형 드리프트층 및 p형 에피층의
두께와 도핑 농도, p+ anode의 접합 깊이와 최대 활성 농도를 포함한 주요 소자 설계 조건을 표 1에 제시하였다. 표 2는 제안 종단 구조의 설계 변수를 나타낸다. JTE 너비는 125 μm로 설정하였으며, RA-JTE와 Hybrid-JTE에는 7개의 Floating
Ring을 적용하였다. 또한 Hybrid-JTE에는 추가로 7개의 Floating zone을 적용하였으며, Floating Ring의 너비와 간격은
각각 3 μm, JTE와 첫 번째 Floating Zone 사이의 간격은 1.5 μm로 설정하였다.
표 1 제안된 6.5 kV SiC PiN 다이오드의 설계 조건
Table 1 Design parameters of the proposed 6.5 kV SiC PiN diode
|
Parameter
|
Value
|
|
n+ substrate concentration [$\text{cm}^{-3}$]
|
$1.0 \times 10^{19}$
|
|
n-epi thickness [μm]
|
65
|
|
n-epi concentration [$\text{cm}^{-3}$]
|
$7.0 \times 10^{14}$
|
|
p-epi thickness [μm]
|
1.0
|
|
p-epi concentration [$\text{cm}^{-3}$]
|
$1.0 \times 10^{17}$
|
|
p+ junction depth [μm]
|
0.3
|
|
p+ peak active concentration [$\text{cm}^{-3}$]
|
$6.1 \times 10^{19}$
|
표 2 제안된 종단 구조의 설계 변수
Table 2 Design parameters of the proposed edge termination
|
Parameter
|
Value
|
|
JTE width [μm]
|
125
|
|
Number of floating rings
|
7
|
|
Floating ring width [μm]
|
3
|
|
Floating ring spacing [μm]
|
3
|
|
JTE edge-first floating zone spacing [μm]
|
1.5
|
|
Number of floating zones
|
7
|
표 3은 단일 식각 구조와 이중 식각 구조의 설계 변수를 나타낸다. 단일 식각 구조는 1.1 μm 깊이로 한 번 식각하였으며, 이중 식각 구조는 15 μm
위치에서 0.5 μm, 20 μm 위치에서 추가적으로 0.6 μm를 식각하여 총 식각 깊이를 1.1 μm로 설정하였다. 표 4는 이온주입 JTE 영역 형성을 위한 Aluminum 이온주입 조건을 나타낸다. 500 keV 이온주입의 dose는 $4.0 \times 10^{12}\text{
cm}^{-2}$로 고정하였으며, JTE dose 최적화를 위해 300 keV 및 100 keV 이온주입 dose를 동일한 값으로 $1.0 \times
10^{12}$부터 $3.0 \times 10^{12}\text{ cm}^{-2}$까지 변화시켰다. 본 연구에서 JTE dose는 300 keV 및
100 keV Al 이온주입 dose를 동일하게 변화시킨 값을 의미한다. 그림 2는 JTE dose $2.0 \times 10^{12}\text{ cm}^{-2}$에서 표 4의 이온주입 조건에 따른 깊이 방향 Al 농도 분포를 나타낸다. 100, 300 및 500 keV의 이온주입을 통해 Aluminum이 서로 다른 깊이에
분포하며, 주입 에너지가 증가할수록 더 깊은 영역까지 농도 분포가 형성됨을 확인할 수 있다.
표 3 단일 식각 및 이중 식각 구조의 설계 변수
Table 3 Design Parameters of the single and double etched structures
|
Parameter
|
single etched
|
double etched
|
|
1st etch depth [um]
|
1.1
|
0.5
|
|
2nd etch depth [um]
|
-
|
0.6
|
|
1st etch start position [um]
|
15
|
|
2nd etch start position [um]
|
-
|
20
|
표 4 JTE 영역 형성을 위한 Al 이온주입 조건
Table 4 Al implantation conditions for implanted JTE formation
|
implantation energy [keV]
|
Al dose [$\text{cm}^{-2}$]
|
|
500
|
$4.0 \times 10^{12}$
|
|
300
|
$1.0 \times 10^{12} - 3.0 \times 10^{12}$
|
|
100
|
$1.0 \times 10^{12} - 3.0 \times 10^{12}$
|
그림 2 JTE dose $2.0 \times 10^{12}\text{ cm}^{-2}$ 에서 표 4의 Al 이온주입 조건에 따른 깊이 방향 Al
농도 분포
Fig. 2 Depth profiles of Al concentration at a JTE dose of $2.0 \times 10^{12}\text{
cm}^{-2}$, based on the implantation conditions listed in Table 4
3. 시뮬레이션 결과 분석
그림 3은 단일 식각 구조와 이중 식각 구조에서 JTE dose 변화에 따른 항복전압을 비교한 결과를 나타낸다. 두 구조 모두 JTE dose가 증가함에
따라 항복전압이 증가하여 $2.0 \times 10^{12}\text{ cm}^{-2}$에서 각각 7.49 kV와 7.56 kV의 최대 항복전압을
나타낸 후 $2.0 \times 10^{12}\text{ cm}^{-2}$ 이상에서는 항복전압이 급격히 감소하였다. 또한 두 구조 모두 약 $1.5
\times 10^{12}\text{ cm}^{-2} - 2.2 \times 10^{12}\text{ cm}^{-2}$의 JTE dose 범위에서
6.5 kV 이상을 만족하였다. 동일한 JTE dose 조건에서 두 구조의 항복전압은 유사한 수준을 나타냈으나, 식각 형상에 따른 전계 분포에는 차이가
나타났다. 이를 분석하기 위해 그림 4에서는 JTE dose가 $2.0 \times 10^{12}\text{ cm}^{-2}$에서 6.5 kV의 역바이어스를 인가했을 때 단일 식각 구조와
이중 식각 구조의 전계 분포를 나타냈다. 두 식각 구조 모두 최대 전계는 마지막 식각이 이루어진 p형 에피층의 식각 종단부에 형성되었으며, 이는 p형
에피층 식각 구조에서 나타나는 전계 집중 특성임을 확인하였다. 또한 이중 식각 구조에서는 단일 식각 구조에 비해 식각 종단부의 전계가 보다 균일하게
분포하였으며, 최대 전계는 1.76 MV/cm에서 1.67 MV/cm로 감소하였다. 이와 같은 전계 분포 특성을 고려하여 이후 종단 구조는 이중 식각
구조를 기반으로 설계하였다.
그림 3 JTE dose에 따른 단일 식각 및 이중 식각 구조의 항복전압 특성
Fig. 3 Breakdown voltage characteristics of the single and double etched structures
with JTE doses
그림 4 JTE dose가 $2.0 \times 10^{12}\text{ cm}^{-2}$일 때 6.5 kV 역바이어스 인가 시 (a) 단일 식각
및 (b) 이중 식각 구조의 전계 분포
Fig. 4 Electric field distributions of (a) the single and (b) double etched structures
at a reverse bias of 6.5 kV for JTE dose of $2.0 \times 10^{12}\text{ cm}^{-2}$
SZ-JTE 구조에서 나타난 식각 종단부의 전계 집중을 완화하기 위해 floating ring을 추가한 RA-JTE 구조를 적용하여 JTE dose에
따른 항복 특성을 분석하였다. 그림 5는 RA-JTE 구조에서 JTE dose에 따른 전계 분포를 나타낸 것이다. JTE dose가 $1.0 \times 10^{12}\text{ cm}^{-2}$인
경우 최대 전계는 마지막 floating ring에 집중되었으며, JTE dose를 $1.5 \times 10^{12}\text{ cm}^{-2}$로
증가시키면 마지막 floating ring의 전계는 감소하고 최대 전계가 JTE 종단부로 이동하는 것을 확인할 수 있었다. 이는 JTE dose 증가에
따라 전계가 집중되는 위치가 마지막 floating ring에서 JTE 종단부 방향으로 이동함을 의미한다. 따라서 RA-JTE 구조의 JTE 종단부
전계 특성을 개선하기 위해 MFZ-JTE를 적용한 Hybrid-JTE 구조를 설계하고, RA-JTE 구조와의 전계 분포 및 항복 특성을 비교하였다.
그림 5 JTE dose가 $1.0 \times 10^{12}\text{ cm}^{-2}$ 및 (b) $1.5 \times 10^{12}\text{
cm}^{-2}$ 일 때 RA-JTE 구 조의 항복 시 전계 분포와, (c) 마지막 ring에서 JTE edge로 최대 전계 위치가 이동하는 것을
나타낸 수평 방향 전계 분포
Fig. 5 Electric field distributions of the RA-JTE structure at breakdown for JTE doses
of (a) $1.0 \times 10^{12}\text{ cm}^{-2}$ and (b) $1.5 \times 10^{12}\text{ cm}^{-2}$
and (c) corresponding horizontal electric-field profiles showing the shift of the
mazimum electric field from the last ring to the JTE edge
그림 6은 JTE dose가 $2.0 \times 10^{12}\text{ cm}^{-2}$에서 6.5 kV의 역바이어스를 인가했을 때 RA-JTE와 Hybrid-JTE
구조의 전계 분포를 나타낸다. 그림 6(a)의 RA-JTE 구조에서는 최대 전계가 JTE 종단부에 형성된 반면, 그림 6(b)의 Hybrid-JTE 구조에서는 전계가 JTE 종단부에 집중되지 않고 전반적으로 분산되는 것을 확인할 수 있다. 또한 그림 6(c)의 위치에 따른 전계 분포를 비교한 결과, Hybrid-JTE에서는 MFZ-JTE의 적용으로 JTE 종단부에 집중되던 전계가 완화되어 넓은 영역으로
분산되는 것을 확인하였다.
그림 6 JTE dose가 $2.0 \times 10^{12}\text{ cm}^{-2}$일 때 6.5 kV 역바이어스 인가 시 (a) RA-JTE
와 (b) Hybrid-JTE 구조의 전계 분포 및 (c) 위치에 따른 전계 분포
Fig. 6 Electric field distributions of (a) the RA-JTE, (b) the Hybrid-JTE structures
and (c) electric field profiles along the termination region at a reverse bias of
6.5 kV for JTE dose of $2.0 \times 10^{12}\text{ cm}^{-2}$
그림 7은 SZ-JTE, RA-JTE 및 Hybrid-JTE 구조의 JTE dose에 따른 항복전압 특성을 비교한 결과를 나타낸다. SZ-JTE는 식각 종단부에서의
전계 집중으로 인해 가장 낮은 항복전압을 나타냈으며, RA-JTE는 floating ring을 적용하여 SZ-JTE보다 높은 항복전압을 나타냈다.
Hybrid-JTE는 MFZ-JTE를 추가로 적용함으로써 그림 6에서 확인한 바와 같이 전계가 JTE 종단부에서 p+ 가장자리로 분산되어 본 연구에서 적용한 세 가지 종단 구조 중 가장 높은 항복전압을 나타내었다.
이상적인 1차원 구조의 항복전압을 기준으로 계산한 종단 효율은 96.84 %로 나타나, 제안한 종단 구조가 이상적인 항복 특성에 근접함을 확인하였다.
또한 설계 목표인 정격전압 6.5 kV 이상을 만족하는 JTE dose 허용 범위는 SZ-JTE에서 전체 JTE dose 범위($1.0 \times
10^{12} - 3.0 \times 10^{12}\text{ cm}^{-2}$)의 약 35%, RA-JTE에서 약 45%, Hybrid-JTE에서
약 75%로 나타나, Hybrid-JTE가 가장 넓은 공정 허용 범위를 확보하였다. 이는 MFZ-JTE의 적용으로 전계가 보다 균일하게 분산되어 JTE
dose 변화에 따른 전계 집중의 영향이 감소하였기 때문이다.
그림 7 SZ-JTE, RA-JTE와 Hybrid-JTE의 항복전압 특성 비교
Fig. 7 Comparison of Breakdown Voltage Characteristics of SZ-JTE, RA-JTE and Hybrid-JTE
4. 결 론
본 연구에서는 p형 에피층을 적용한 6.5 kV급 SiC PiN 다이오드에서 활성 영역과 종단부의 전계 집중을 단계적으로 완화함으로써 종단 특성을
향상시킬 수 있음을 확인하였다. 활성 영역에 집중되던 전계는 이중 식각 구조에 의해 JTE 영역으로 효과적으로 분산되어 단일 식각 구조보다 높은 항복전압을
나타냈으며, 이를 기반으로 이후의 종단 구조를 설계하였다. 또한 RA-JTE에서는 JTE dose 증가에 따라 최대 전계가 마지막 floating
ring에서 JTE 종단부로 이동하여 종단부의 전계 집중이 새로운 항복 제한 요인으로 작용함을 확인하였다. 이를 개선하기 위해 MFZ-JTE를 적용한
Hybrid-JTE 구조를 도입하였으며, 종단부의 유효 전하 분포를 보다 점진적으로 형성하여 전계를 균일하게 분산시켰다. 그 결과, Hybrid-JTE는
본 연구에서 비교한 종단 구조 중 가장 높은 항복전압 9.2 kV와 가장 넓은 JTE dose 허용 범위를 확보하여 JTE dose 변화에 대한 공정
허용 범위가 향상되었다. 따라서 최적화된 Hybrid-JTE 구조는 p형 에피층을 적용한 고전압 SiC PiN 다이오드에서 높은 항복전압과 우수한
공정 마진을 동시에 확보할 수 있는 효과적인 종단 구조이며, 향후 고전압 SiC 전력반도체의 종단 설계에 유용하게 활용될 수 있을 것으로 기대된다.
Acknowledgements
본 연구는 2026년도 정부(산업통상자원부)의 재원으로 한국산업기술진흥원의 지원을 받아 수행된 연구이며(RS-2025-02214408, 2026년
산업혁신인재성장지원사업), 한국전력공사(KEPCO) Open R&D Program의 지원을 받아 수행되었습니다(10kV급 SiC 적층 성장(Epitaxy)
기술 개발, R23XH01). 또한, 교육부와 부산광역시의 재원으로 지원을 받아 수행된 부산형 지역성장 인재양성체계(ANCHOR)의 연구결과이며(2026-ANCHOR-02-004-2-4-4-12),
정부(과학기술정보통신부)의 재원으로 정보통신기획평가원(IITP)-대학ICT연구센터(ITRC)의 지원을 받아 수행된 연구입니다(IITP-2026-RS-2024-00438288).
References
H. Niwa, J. Suda, T. Kimoto, "Ultrahigh-Voltage SiC MPS Diodes With Hybrid Unipolar/Bipolar
Operation," IEEE Transactions on Electron Devices, vol. 64, no. 3, pp. 874-881, 2017.
T. Kimoto, J. A. Cooper, "Fundamentals of Silicon Carbide Technology: Growth, Characterization,
Devices and Applications," Wiley, Piscataway, NJ, USA, pp. 11-37, 2014.
J. A. Cooper, A. Agarwal, "SiC power-switching devices—the second electronics revolution,"
Proceedings of the IEEE, vol. 90, no. 6, pp. 956-968, 2002.
J. Millan, P. Godignon, X. Perpina, A. Perez-Tomas, J. Rebollo, "A Survey of Wide
Bandgap Power Semiconductor Devices," IEEE Transactions on Power Electronics, vol.
29, no. 5, pp. 2155-2163, 2014.
K. Jacobs, S. Heinig, D. Johannesson, S. Norrga, H. P. Nee, "Comparative Evaluation
of Voltage Source Converters With Silicon Carbide Semiconductor Devices for High-Voltage
Direct Current Transmission," IEEE Transactions on Power Electronics, vol. 36, no.
8, pp. 8887-8906, 2021.
A. Salemi, H. Elahipanah, B. Buono, A. Hallen, J. U. Hassan, P. Bergman, "Conductivity
modulated on-axis 4H-SiC 10+ kV PiN diodes," pp. 269-272, IEEE International Symposium
on Power Semiconductor Devices & IC's (ISPSD), 2015.
N. Kaji, H. Niwa, J. Suda, T. Kimoto, "Ultrahigh-Voltage SiC p-i-n Diodes With Improved
Forward Characteristics," IEEE Transactions on Electron Devices, vol. 62, no. 2, pp.
374-381, 2015.
T. Kimoto, H. Niwa, T. Okuda, E. Saito, Y. Zhao, S. Asada, J. Suda, "Carrier Lifetime
and Breakdown Phenomena in SiC Power Device Material," Journal of Physics D: Applied
Physics, vol. 51, no. 36, 2018.
X. Xu, L. Zhang, L. Li, Z. Li, J. Li, J. Zhang, P. Dong, "Carrier lifetime modulation
on current capability of SiC PiN diodes in a pulsed system," Discover Nano, vol. 18,
no. 128, 2023.
G. Y. Chung, M. J. Loboda, S. G. Sundaresan, R. Singh, "Correlation between Carrier
Recombination Lifetime and Forward Voltage Drop in 4H-SiC PiN Diodes," Materials Science
Forum, vol. 645-648, pp. 905-908, 2010.
A. Salemi, H. Elahipanah, C. M. Zetterling, M. Ostling, "Conductivity Modulated and
Implantation-Free 4H-SiC Ultra-High-Voltage PiN Diodes," Materials Science Forum,
vol. 924, pp. 568-572, 2018.
C. D. Matthus, A. Huerner, T. Erlbacher, A. J. Bauer, L. Frey, "Evidence of low injection
efficiency for implanted p-emitters in bipolar 4H-SiC high-voltage diodes," Solid-State
Electronics, vol. 144, pp. 101-105, 2018.
S. Fukaya, Y. Yonezawa, T. Kato, M. Kato, "Depth distribution of defects in SiC PiN
diodes formed using ion implantation or epitaxial growth," physica status solidi (b),
vol. 259, no. 9, 2022.
T. Kimoto, K. Yamada, H. Niwa, J. Suda, "Promise and Challenges of High-Voltage SiC
Bipolar Power Devices," Energies, vol. 9, no. 11, pp. 908, 2016.
R. Perez, D. Tournier, A. P. Tomas, P. Godignon, N. Mestres, J. Millan, "Planar edge
termination design and technology considerations for 1.7-kV 4H-SiC PiN diodes," IEEE
Transactions on Electron Devices, vol. 52, no. 10, pp. 2309-2316, 2005.
V. Soler, M. Berthou, A. Mihaila, J. Monserrat, P. Godignon, J. Rebollo, J. Millan,
"Planar edge terminations for high voltage 4H-SiC power MOSFETs," Semiconductor Science
and Technology, vol. 32, no. 3, 2017.
H. Zhou, J. Yan, J. Li, H. Ge, T. Zhu, B. Zhang, S. Chang, J. Sun, X. Bai, X. Wei,
"A review of the etched terminal structure of a 4H-SiC PiN diode," Journal of Semiconductors,
vol. 44, no. 11, 2023.
N. Yun, W. Sung, "Detailed Analysis on Determining Effective Dose for Various JTE-Based
Edge Terminations Utilized on 4H-SiC Power Devices," IEEE Transactions on Electron
Devices, vol. 69, no. 9, pp. 3826-3832, 2022.
W. Sung, B. J. Baliga, "A Comparative Study 4500-V Edge Termination Techniques for
SiC Devices," IEEE Transactions on Electron Devices, vol. 64, no. 4, pp. 1647-1652,
2017.
T. Dai, L. Zhang, O. Vavasour, A. B. Renz, V. A. Shah, M. Antoniou, "A Compact Trench-Assisted
Space-Modulated JTE Design for High-Voltage 4H-SiC Devices," IEEE Transactions on
Electron Devices, vol. 68, no. 3, pp. 1162-1167, 2021.
저자소개
2024-Present : B.S. student, Pusan National University
E-mail : hrju007@pusan.ac.kr
2025-Present : Combined M.S. and Ph.D. student, Pusan National University
2024-2025 : Researcher, Pusan National University
2020-2024 : B.S. degree, Kumoh National Institute of Technology
E-mail: smpark@pusan.ac.kr
2025–Present : Ph.D. student, Pusan National University
2021–2025 : Research Engineer, PMS and SK Powertech Co., Ltd.
2019–2021 : M.S. degree, Pusan National University
2013–2019 : B.S. degree, Gyeongsang National University
E-mail: junki.jung@pusan.ac.kr
2025-Present : Associate Professor, Pusan National University
2024-2025 : Assistant Professor, Pusan National University
2020-2024 : Assistant Professor, Kumoh National Institute of Technology
2014-2020 : Senior Researcher, Korea Electrotechnology Research Institute
2013-2014 : Postdoctoral Research Associate, University of Illinois at Urbana-Champaign
2008-2013 : M.S. and Ph.D. degrees, Seoul National University
2004-2008 : B.S. degree, Kookmin University
E-mail : ogseok@pusan.ac.kr