• 대한전기학회
Mobile QR Code QR CODE : The Transactions of the Korean Institute of Electrical Engineers
  • COPE
  • kcse
  • 한국과학기술단체총연합회
  • 한국학술지인용색인
  • Scopus
  • crossref
  • orcid

  1. (Dept. of Energy Engineering, Korea Institute of Energy Technology (KENTECH), Republic of Korea.)
  2. (KEPCO Research Institute (KEPRI), Republic of Korea.)



SiC MOSFETs, Kelvin Source, Common Source, Switching Characteristics, Double Pulse Test

1. 서 론

Silicon-Carbide (SiC) Metal-Oxide-Semiconductor Field-effect Transistors (MOSFETs)은 기존 Silicon 기반 소자 대비 넓은 밴드갭을 가지는 반도체로, 낮은 on 저항을 가지며 빠른 스위칭이 가능하기에 높은 전력 밀도를 가진다[1]. 특히, 고전압 및 고온에서의 안정적인 동작이 가능하다는 점에서 차세대 전력반도체로 주목받고 있다[2]. 그러나, 공통 소스 (common source)를 사용하는 TO-247-3L 패키지는 내부의 소스 인덕턴스 (LS)와 같은 기생 인덕턴스로 인해 SiC MOSFETs의 스위칭 속도 및 효율이 감소한다는 한계가 존재한다[3]. 이를 해결하기 위해서 그림 1과 같이 켈빈 소스를 이용한 TO-247-4L 패키지가 도입되었다[4]. 켈빈 소스는 게이트 루프와 연결되어 LS로 인한 영향을 줄여줌으로써, 스위칭 손실을 감소시키고 게이트 오실레이션을 완화하는 데 기여하고 있다[4-6]. 이에 따라 켈빈 소스를 사용한 SiC MOSFETs의 스위칭 특성을 분석하는 연구의 중요성이 더욱 커지고 있다.

하지만 기존 연구들은 주로 TO-247-3L SiC MOSFETs의 스위칭 성능을 다루었으며[7,8], 온도 및 칩 크기에 따른 TO-247-4L SiC MOSFETs의 스위칭 특성을 비교 분석한 연구는 부족하다.

이에 본 연구에서는 TO-247-3L 및 TO-247-4L SiC MOSFETs의 칩 크기에 따른 스위칭 특성을 상온 및 150 °C의 고온 환경에서 분석하고, 스위칭 에너지 손실을 비교 및 평가하는 것을 목적으로 한다. 이를 위해 Infineon에서 제공하는 TO-247-3L 및 TO-247-4L SiC MOSFETs을 사용하여 double pulse test (DPT)를 수행하였다. 동일한 칩 크기의 TO-247-3L 및 TO-247-4L SiC MOSFETs의 스위칭 특성을 비교하여 켈빈 소스가 스위칭 특성에 미치는 영향을 분석하였다. 또한, 다양한 칩 크기의 TO-247-3L 및 TO-247-4L SiC MOSFETs을 대상으로 온도 변화에 따른 스위칭 특성 변화를 비교함으로써, 고온 환경에서의 스위칭 경향성을 분석하였다.

그림 1. TO-247-3L 및 TO-247-4L SiC MOSFETs의 구조적 차이와 켈빈 소스의 영향

Fig. 1. Kelvin source effect and structural differences between TO-247-3L and TO-247-4L SiC MOSFETs

../../Resources/kiee/KIEE.2025.74.5.917/fig1.png

2. 본 론

2.1 스위칭 분석 플랫폼

SiC MOSFETs의 스위칭 성능을 평가하기 위해서 DPT를 통해 turn-on과 turn-off 특성을 평가하였다.

그림 2는 DPT에 사용된 printed-circuit board (PCB) 기판의 등가 회로도를 보여준다. 전류 환류 다이오드 (FWD)로 Schottky Barrier Diode (SBD)를 사용하였으며, external gate resistance (RG,ext)로 4.7 Ω, load inductance (LL)로 217 uH를 사용하였다.

그림 2. TO-247-3L 및 TO-247-4L SiC MOSFETs의 스위칭 특성 분석에 대한 등가 회로도

Fig. 2. Equivalent circuit for the analysis of switching characteristics of TO-247-3L and TO-247-4L SiC MOSFETs

../../Resources/kiee/KIEE.2025.74.5.917/fig2.png

상온 및 고온 환경에서의 DPT 플랫폼은 그림 3과 같다. 두 개의 low voltage power supply는 각각 게이트 드라이버 입력 전압 (Vin)으로 -5/18 V를 인가하고, 게이트 드라이버를 구동하기 위한 전압을 공급한다. High voltage power supply는 입력 전압 (VDD)으로 800 V를 공급한다. Function generator는 게이트 드라이버를 통해 두 번의 펄스를 발생시킨다. Oscilloscope는 스위칭 시 발생하는 drain-to-source voltage (VDS), gate-to-source voltage (VGS), 그리고 drain current (ID)을 측정한다. Device under test (DUT) 뒷면에 발열판을 부착 및 temperature controller를 사용하여 150 °C의 고온 환경을 조성하였다.

그림 3. DPT 플랫폼

Fig. 3. DPT platform

../../Resources/kiee/KIEE.2025.74.5.917/fig3.png

본 실험에서 사용한 소자 세부 사항은 표 1에 나타내었다. 또한, 정격전류의 50 %에 해당하는 조건에서 측정을 수행하였다.

표 1 소자 세부 사항

Table 1 Package parameters

TO-247-3L

TO-247-4L

Device

정격

전류

(A)

RDS(on)

(mΩ)

Device

정격

전류

(A)

RDS(on)

(mΩ)

IMW120R030M1H

56

30

-

IMW120R045M1

52

45

IMZ120R045M1

52

45

IMW120R060M1H

36

60

IMZ120R090M1H

26

90

IMW120R140M1H

19

140

IMZ120R140M1H

19

140

2.2 TO-247-3L SiC MOSFETs과 TO-247-4L SiC MOSFETs 스위칭 손실 비교

그림 45는 45 mΩ, 140 mΩ SiC MOSFETs의 TO-247-3L 및 TO-247-4L 패키지에서의 turn-on 및 turn-off 시 VGS, VDS, ID 파형을 나타낸 그래프이다.

Stage 1 과 2 (ID 상승 및 VDS 하강 구간) : Turn-on 시, VGS가 threshold voltage (VTH)에 도달하여 ID가 흐르기 시작한 순간부터 동작 전류에 도달하기까지의 구간이 stage 1이다. ID가 동작 전류에 도달한 후, VDS가 VDD의 10 %까지 감소하는 구간이 stage 2이다. Turn-on 시에는, 그림 4(a)와 같이 45 mΩ SiC MOSFETs의 ID 상승 구간인 stage 1이 TO-247-3L 패키지에서는 32.3 ns인 반면, TO-247-4L 패키지에서는 16.3 ns로 감소하였다. 또한, VDS 하강 구간인 stage 2가 TO-247-3L 패키지에서는 37.4 ns이지만, TO-247-4L 패키지에서는 18.9 ns로 감소하였다.

Stage 3 과 4 (VDS 상승 및 ID 하강 구간): Turn-off 시, VGS가 감소함에 따라 VDS가 VDD의 90 %까지 증가하는 구간이 stage 3이다. 이후, ID가 0 A에 도달할 때까지의 구간이 stage 4이다. Turn-off 시에는, 그림 4(b)와 같이, 45 mΩ SiC MOSFETs의 VDS 상승 구간인 stage 3이 TO-247-3L 패키지에서는 16.3 ns인 반면, TO-247-4L 패키지에서는 13.4 ns로 감소하였다. 또한, TO-247-3L 패키지는 ID 하강 구간인 stage 4가 14.7 ns이지만, TO-247-4L 패키지에서는 10.6 ns로 감소하였다.

마찬가지로 그림 5(a)에서 확인할 수 있듯이, turn-on 시 140 mΩ SiC MOSFETs의 TO-247-3L 패키지에서는 ID 상승 구간인 stage 1이 18.9 ns인 반면, TO-247-4L 패키지에서는 6.7 ns로 감소하였다. 또한, TO-247-3L 패키지의 VDS 하강 구간인 stage 2는 14.1 ns이지만, TO-247-4L 패키지에서는 9.6 ns로 감소하였다. Turn-off 시에는, 그림 5(b)와 같이, 140 mΩ SiC MOSFETs의 TO-247-3L 패키지에서는 VDS 상승 구간인 stage 3가 14.7 ns인 반면, TO-247-4L 패키지에서는 10.9 ns로 단축되었다. 또한, TO-247-3L 패키지의 ID 하강 구간인 stage 4는 5.8 ns이지만, TO-247-4L 패키지에서는 5.4 ns로 감소하였다. 결과적으로, TO-247-4L SiC MOSFETs은 TO-247-3L SiC MOSFETs보다 빠른 스위칭 거동을 보인다.

그림 4. 25℃, TO-247-3L 와 TO-247-4L 45 mΩ SiC MOSFETs의 (a) turn-on 스위칭 파형 (b) turn-off 스위칭 파형

Fig. 4. (a) turn-on transient waveform (b) turn-off transient waveform of TO-247-3L and TO-247-4L 45 mΩ SiC MOSFETs at 25℃

../../Resources/kiee/KIEE.2025.74.5.917/fig4-1.png

../../Resources/kiee/KIEE.2025.74.5.917/fig4-1.png

그림 5. 25℃, TO-247-3L와 TO-247-4L 140 mΩ SiC MOSFETs의 (a) turn-on 스위칭 파형 (b) turn-off 스위칭 파형

Fig. 5. (a) turn-on transient waveform (b) turn-off transient waveform of TO-247-3L and TO-247-4L 140 mΩ SiC MOSFETs at 25℃

../../Resources/kiee/KIEE.2025.74.5.917/fig5-1.png

../../Resources/kiee/KIEE.2025.74.5.917/fig5-2.png

이러한 스위칭 속도 향상은 에너지 손실 감소로 이어진다. 그림 6과 같이 45 mΩ SiC MOSFETs에서 TO-247-4L 패키지는 TO-247-3L 패키지와 비교하여 turn-on 에너지 손실이 62.0 % 감소하였으며, turn-off 에너지 손실은 21.8 % 감소하였다. 마찬가지로, 140 mΩ SiC MOSFETs에서 TO-247-4L 패키지는 TO-247-3L 패키지 대비 turn-on 에너지 손실이 감소하는 경향을 보였으며, turn-on 시 28.6 %, turn-off 시 23.6 % 감소하였다.

그림 6. TO-247-3L 및 TO-247-4L SiC MOSFETs의 (a) turn-on 에너지 손실, (b) turn-off 에너지 손실 (전류조건: 정격전류의 50%)

Fig. 6. (a) Turn-on energy loss (b) turn-off energy loss of TO-247-3L and TO-247-4L SiC MOSFETs (Current condition: 50% of rated current)

../../Resources/kiee/KIEE.2025.74.5.917/fig6.png

Turn-on 에너지 손실 감소는 TO-247-4L 패키지의 켈빈 소스로 인해 스위칭 구간이 짧아지는 것과 관련이 있다. 이는 TO-247-3L 패키지에서 LS로 인해 스위칭 속도가 제한되는 것과 대비된다. 그림 7과 같이, turn-on 시 FWD를 통해 프리휠링하던 IL이 SiC MOSFETs을 통해 흐르게 되면서 ID가 급격하게 증가한다. 이 과정에서 시간에 따른 ID의 변화 (dID/dt)가 발생하며, LS에 전압이 유도된다. 이는 소스 및 게이트 전압을 증가시키며, RG 양단의 전위차를 감소시킨다. 이로 인해 gate current (IG)가 감소하고, 결과적으로 gate-to-drain capacitance (CGD) 및 gate-to-source capacitance (CGS)의 충전 속도가 저하되어 turn-on 스위칭 속도가 감소하게 된다[4].

그림 7. Turn-on 시 TO-247-3L SiC MOSFETs의 DPT 회로도

Fig. 7. DPT circuit of TO-247-3L SiC MOSFETs during turn-on

../../Resources/kiee/KIEE.2025.74.5.917/fig7.png

그러나 그림 8에서 확인할 수 있듯이, SiC MOSFETs의 TO-247-4L 패키지는 turn-on 시 LS로 인해 게이트 전압이 증가하더라도, 켈빈 소스로 인해 공급 전압도 증가하게 된다. 따라서, RG 양단의 전위차가 비교적 일정하게 유지되어 IG 감소가 발생하지 않는다. 즉, SiC MOSFETs의 TO-247-4L 패키지에서는 LS로 인한 유도 전압의 영향을 줄여 TO-247-3L 패키지에 비해 ID 상승 구간인 stage 1이 더 짧아지며, 낮은 스위칭 손실을 가진다.

TO-247-4L 패키지에서 VDS 하강 구간인 stage 2 역시 TO-247-3L 패키지에 비해 더 짧아지게 된다. 그림 8에서 볼 수 있듯이, ID 상승 구간인 stage 1에서의 dID/dt로 인하여 DPT 회로의 전체 기생 인덕턴스 (LLoop)에서 전압 강하가 유발된다. 그러므로, stage 1에서 아래 수식 (1)과 같이 VDS가 감소한다[9].

(1)
$\triangle V_{DS}=L_{Loop}\bullet\left(d I_{D}/dt\right)$

그림 8. Turn-on 시 TO-247-4L SiC MOSFETs의 DPT 회로도

Fig. 8. DPT circuit of TO-247-4L SiC MOSFETs during turn-on

../../Resources/kiee/KIEE.2025.74.5.917/fig8.png

그림 9와 같이, 45 mΩ 및 140 mΩ SiC MOSFETs에서 TO-247-4L 패키지가 TO-247-3L 패키지에 비해 dID/dt가 더 크다. 따라서, 수식 (1)에 따라 TO-247-4L 패키지에서 LLoop에 발생하는 전압 강하가 더 커지게 된다. 이로 인해 ID 상승 구간인 stage 1에서 TO-247-4L 패키지의 VDS 변화가 TO-247-3L 패키지보다 더 크게 나타난다. 한편, VDS 하강 구간인 stage 2에서는 전류가 동작 전류까지 도달한 상태이므로 LS의 영향을 받지 않으며, 이로 인해 TO-247-3L 패키지와 TO-247-4L 패키지 간 dVDS/dt 차이가 크지 않다. 결과적으로, ID 상승 구간인 stage 1에서 TO-247-4L 패키지의 VDS가 TO-247-3L보다 더 많이 감소했기 때문에, 이후 VDS 하강 구간인 stage 2에서 VDS가 동작 전압에 도달하는 시간이 TO-247-3L 패키지에 비해 단축된다.

또한, 그림 6(a)에서 확인할 수 있듯이, TO-247-4L 패키지는 TO-247-3L 패키지에 비해 turn-on 에너지 손실이 감소하며, 칩 크기가 커질수록 감소율이 증가하는 경향을 보인다. 이는 칩 크기가 커질수록 dID/dt가 증가하기 때문이다. 그림 9에서 TO-247-3L 45 mΩ SiC MOSFETs의 dID/dt는 0.8 A/ns, TO-247-3L 140 mΩ SiC MOSFETs의 dID/dt는 0.5 A/ns로, 칩 크기가 큰 45 mΩ 소자에서 더 높은 dID/dt가 나타난다. 그 결과, TO-247-3L 45 mΩ SiC MOSFETs에서는 LS로 인해 유도 전압이 더 크게 발생한다. 또한, 칩 크기가 커질수록 CGD 및 CGS의 값이 증가하여 ID가 동작 전류까지 상승하는 데 걸리는 시간이 길어진다. 그림 4(a)그림 5(a)에서 확인할 수 있듯이, TO-247-3L 45 mΩ SiC MOSFETs의 stage 1은 32.3 ns, TO-247-3L 140 mΩ SiC MOSFETs의 stage 1은 18.9 ns로, 칩 크기가 큰 45 mΩ 소자에서 dID/dt가 지속되는 시간이 더 길어진다. 즉, 칩 크기가 커질수록 dID/dt 값 자체가 증가할 뿐만 아니라, dID/dt가 발생하는 시간도 길어져서 IG가 더욱 감소한다. 따라서 칩 크기가 커지면 TO-247-4L 패키지에서 상대적으로 더 높은 에너지 손실 감소 효과가 나타난다.

그림 9. TO-247-3L와 TO-247-4L SiC MOSFETs turn-on dID/dt

Fig. 9. Turn-on dID/dt of TO-247-3L and TO-247-4L SiC MOSFETs

../../Resources/kiee/KIEE.2025.74.5.917/fig9.png

2.3 온도에 따른 스위칭 손실 비교

그림 10은 TO-247-3L SiC MOSFETs의 온도 변화에 따른 에너지 손실 변화를 보여준다. 그림 10(a)에서 확인할 수 있듯이, 온도가 증가함에 따라 TO-247-3L SiC MOSFETs은 turn-on 에너지 손실이 감소한다. 또한, 그림 10(b)에서 확인할 수 있듯이, turn-off 에너지 손실은 증가한다.

그림 10. 25℃ 및 150℃에서 TO-247-3L SiC MOSFETs의 (a) turn-on 에너지 손실 (b) turn-off 에너지 손실

Fig. 10. (a) Turn-on energy loss (b) turn-off energy loss of TO-247-3L SiC MOSFETs at 25℃ and 150℃

../../Resources/kiee/KIEE.2025.74.5.917/fig10-1.png

../../Resources/kiee/KIEE.2025.74.5.917/fig10-2.png

TO-247-3L SiC MOSFETs은 온도가 증가함에 따라 turn-off 시 에너지 손실이 증가하고, turn-on 시 에너지 손실이 감소한다. 이는 온도 증가에 따른 VTH의 감소에 기인한다[11]. 온도가 상승하면 페르미 준위와 에너지 밴드갭이 변화하여 VTH가 감소한다. 그림 11과 같이 온도가 상승하면 VTH가 낮아져 IG의 크기가 증가하고, 이에 따라 CGD와 CGS가 빠르게 충전된다. 그 결과, 그림 12(a)에서 확인할 수 있듯이 고온 환경에서 ID 상승 구간인 stage 1이 상온에 비해 3.2 ns 감소하며 스위칭 속도가 빨라진다. 이로 인해 turn-on 에너지 손실이 감소한다. 그 결과, 상대적으로 높은 온도에서 turn-on 에너지 손실이 감소하는 경향을 보인다.

반면, turn-off 시에는 그림 13과 같이 온도 증가로 인해 VTH가 낮아지면서 게이트에서 방전되는 IG가 줄어들고, CGD와 CGS의 방전 속도가 느려진다. 그림 12(b)에서 확인할 수 있듯이, 고온 환경에서 ID 하강 구간인 stage 4가 상온에 비해 0.9 ns 증가하며 스위칭 속도가 저하된다. 이로 인하여 온도가 증가하면 turn-off 에너지 손실이 증가한다.

그림 11. Turn-on 시 VG가 VTH에 도달했을 때 IG를 유도하기 위한 등가 회로도 [10]

Fig. 11. Equivalent circuit to derive IG when VG is at VTH in the state of turn-on [10]

../../Resources/kiee/KIEE.2025.74.5.917/fig11.png

그림 12. 25℃ 및 150℃에서 TO-247-3L 60 mΩ SiC MOSFETs의 (a) turn-on 스위칭 파형 (b) turn-off 스위칭 파형

Fig. 12. (a) Turn-on transient waveform (b) turn-off transient waveform of TO-247-3L 60 mΩ SiC MOSFETs at 25℃ and 150℃

../../Resources/kiee/KIEE.2025.74.5.917/fig12-1.png

../../Resources/kiee/KIEE.2025.74.5.917/fig12-2.png

그림 13. Turn-off 시 VG가 VTH에 도달했을 때 IG를 유도하기 위한 등가 회로도 [10]

Fig. 13. Equivalent circuit to derive IG when VG is at VTH in the state of turn-off [10]

../../Resources/kiee/KIEE.2025.74.5.917/fig13.png
그림 14는 TO-247-4L SiC MOSFETs의 온도 변화에 따른 에너지 손실 변화를 보여준다. 그림 14(a)에서 확인할 수 있듯이, TO-247-4L SiC MOSFETs은 TO-247-3L SiC MOSFETs과 달리 turn-on 시 칩 크기에 따라 손실 경향이 달라진다. 45 mΩ SiC MOSFETs의 경우 온도가 증가했을 때 에너지 손실이 4.4 % 감소하는 반면, 90 mΩ 및 140 mΩ SiC MOSFETs은 각각 1.7 %와 3.1 % 증가한다. 한편, 그림 14(b)와 같이 TO-247-4L SiC MOSFETs은 온도가 증가함에 따라 turn-off 에너지 손실이 증가한다. 이는 TO-247-3L SiC MOSFETs과 마찬가지로 온도가 상승할수록 VTH가 낮아지며, 이에 따라 turn-off 시 에너지 손실이 증가하기 때문이다.

그림 14. 25℃ 및 150℃에서 TO-247-4L SiC MOSFETs의 (a) turn-on 에너지 손실 (b) turn-off 에너지 손실

Fig. 14. (a) Turn-on energy loss (b) turn-off energy loss of TO-247-4L SiC MOSFETs at 25℃ and 150℃

../../Resources/kiee/KIEE.2025.74.5.917/fig14-1.png

../../Resources/kiee/KIEE.2025.74.5.917/fig14-2.png

TO-247-4L SiC MOSFETs이 TO-247-3L SiC MOSFETS에 비해 turn-on 시 온도에 따른 스위칭 손실 경향성이 명확하지 않은 것은 칩 크기가 작을수록 온도 증가에 따른 dID/dt의 증가 폭이 감소하기 때문이다. 그림 15에서 확인할 수 있듯이, 칩 크기가 가장 큰 TO-247-4L 45 mΩ SiC MOSFETs에서는 온도 상승 시 dID/dt가 0.2 A/ns 증가하였다. 반면, 칩 크기가 작아질수록, 온도에 따른 dID/dt 변화가 감소했다. TO-247-4L 90 mΩ SiC MOSFETs에서는 dID/dt가 0.1 A/ns 증가했으며, TO-247-4L 140 mΩ SiC MOSFETs에서는 온도 변화에 따른 dID/dt 증가가 거의 나타나지 않았다.

그림 15. 25℃ 및 150℃에서 TO-247-4L SiC MOSFETs의 turn-on dID/dt

Fig. 15. Turn-on dID/dt of TO-247-4L SiC MOSFETs at 25℃ and 150℃

../../Resources/kiee/KIEE.2025.74.5.917/fig15.png

TO-247-4L 45 mΩ SiC MOSFETs의 경우, 온도 상승 시 dID/dt 값이 증가하면서 ID 상승 구간인 stage 1에서 LLoop로 인한 VDS 감소가 더 크게 나타난다. 따라서, VDS 하강 구간인 stage 2가 감소하게 되므로 스위칭 손실이 감소한다. 그러나, TO-247-4L 90 mΩ 및 140 mΩ SiC MOSFETs에서는 고온과 상온에서 dID/dt 값의 차이가 없으므로 VDS 하강 구간인 stage 2에도 차이가 발생하지 않으며 스위칭 손실 변화가 나타나지 않는다.

TO-247-4L 45 mΩ 및 90 mΩ SiC MOSFETs의 스위칭 속도 차이는 그림 1617에서도 확인할 수 있다. 그림 16(a)에 나타난 바와 같이, TO-247-4L 45 mΩ SiC MOSFETs에서는 ID 상승 및 VDS 하강 구간인 stage 1과 2가 고온에서 33.0 ns로, 상온에서의 36.8 ns에 비해 3.8 ns 감소한다.

그림 16. 25℃ 및 150℃에서 TO-247-4L 45mΩ SiC MOSFETs의 (a) turn-on 스위칭 파형 (b) turn-off 스위칭 파형

Fig. 16. (a) Turn-on transient waveform (b) turn-off transient waveform of TO-247-4L 45mΩ SiC MOSFETs at 25℃ and 150℃

../../Resources/kiee/KIEE.2025.74.5.917/fig16-1.png

../../Resources/kiee/KIEE.2025.74.5.917/fig16-2.png

반면, 그림 17(a)에서 확인할 수 있듯이, TO-247-4L 90 mΩ SiC MOSFETs에서는 ID 상승 및 VDS 하강 구간인 stage 1과 2가 18.9 ns로, 상온에서의 18.8 ns와 비교하여 0.1 ns 증가한다. 이는 TO-247-4L 45 mΩ SiC MOSFETs에서의 변화량인 3.8 ns에 비해 작다.

이러한 차이는 켈빈 소스의 적용 및 칩 크기 감소에 기인한다. TO-247-4L 패키지는 켈빈 소스를 적용하여 Ls로 인한 유도 전압의 영향을 줄임으로써, TO-247-3L에 비해 더 큰 IG가 흐를 수 있다. 또한, SiC MOSFETs의 칩 크기가 감소하면 CGD 및 CGS가 감소하여 VGS의 충전 시간이 단축된다. 따라서, TO-247-4L SiC MOSFETs은 칩 크기가 감소할수록 상온에서도 이미 빠른 스위칭 속도를 보인다.

그림 17. 25℃ 및 150℃에서 TO-247-4L 90mΩ SiC MOSFETs의 (a) turn-on 스위칭 파형 (b) turn-off 스위칭 파형

Fig. 17. (a) Turn-on transient waveform (b) turn-off transient waveform of TO-247-4L 90mΩ SiC MOSFETs at 25℃ and 150℃

../../Resources/kiee/KIEE.2025.74.5.917/fig17-1.png

../../Resources/kiee/KIEE.2025.74.5.917/fig17-2.png

그러나 온도가 증가하면 VTH가 감소하여 IG 값이 더 증가하고, 이로 인해 스위칭 속도가 더욱 향상된다. 그럼에도 불구하고, TO-247-4L 패키지는 켈빈 소스로 인한 LS 영향 감소로 상온에서도 빠른 스위칭 속도를 갖기 때문에, TO-247-3L에 비해 온도 상승에 따른 충전 속도의 변화가 상대적으로 작게 나타난다.

3. 결 론

본 연구에서는 TO-247-3L 및 TO-247-4L SiC MOSFETs의 칩 크기 및 온도 변화에 따른 스위칭 특성을 비교 분석하였다. 상온에서 TO-247-4L SiC MOSFETs의 스위칭 손실이 TO-247-3L SiC MOSFETs에 비해 감소하는 것을 확인할 수 있었다. 이는 TO-247-4L SiC MOSFETs의 켈빈 소스가 LS로 인한 유도 전압의 영향을 최소화하여, 게이트 전압의 안정성을 확보하고 스위칭 속도를 향상시키기 때문이다. 온도 증가에 따른 turn-on 및 turn-onff시의 에너지 손실 경향은 패키지에 따라 차이를 보였다. Turn-off 시에는 TO-247-3L 및 TO-247-4L 패키지 모두 VTH가 감소하면서 CGD 및 CGS 방전 속도가 저하되어 turn-off 에너지 손실이 증가하는 경향을 보였다. 반면, turn-on 시에는 TO-247-3L 패키지와 TO-247-4L 패키지가 서로 다른 특성을 보였다. TO-247-3L SiC MOSFETs의 경우, VTH 감소로 인해 IG가 증가하면서 스위칭 속도가 빨라졌고, 이에 따라 turn-on 에너지 손실이 감소하는 경향을 보였다. 그러나, TO-247-4L SiC MOSFETs에서는 turn-on 에너지 손실 변화가 칩 크기별로 상이하였다. 이는 칩 크기가 작을수록 온도에 따른 dID/dt 변화가 작아 스위칭 속도 및 손실 변화가 크지 않기 때문이다.

Acknowledgements

This research was supported by “regional innovation mega project” program through the Korea Innovation Foundation funded by Ministry of Science, ICT(2023-DD-UP-0015) and the National Research Foundation of Korea(NRF) grant funded by the Korea government(Ministry of Science and ICT) (RS-2024-00423646) and the Korea Evaluation Institute of Industrial Technology grant funded by the Ministry of Trade, Industry and Energy(Grant RS-2023-00231152).

References

1 
S. Pu, F. Yang, N. Zhang, B. T. Vankayalapati and B. Akin, “A Comparative Study on Reliability and Ruggedness of Kelvin and Non-Kelvin Packaged SiC Mosfets,” IEEE Trans. Ind. Appl., vol. 58, no. 3, pp. 3863–3874, May 2022. DOI:10.1109/TIA.2022.3160982DOI
2 
D. R. F. Silva, J. F. Guerreiro, L. B. Spejo and M. V. Puydinger Dos Santos, “Development of a double pulse test plataform for switching loss investigation in emerging SiC MOSFET technology,” in 2024 38th Symposium on Microelectronics Technology and Devices (SBMicro), pp. 1–4, Sep. 2024.DOI:10.1109/SBMicro64348.2024.10673854DOI
3 
F. Yang, S. Pu, B. Akin, S. W. Butler and G. Wang, “Package Degradation’s Impact on SiC MOSFETs Loss: A Comparison of Kelvin and Non-Kelvin Designs,” in 2021 IEEE Applied Power Electronics Conference and Exposition (APEC), pp. 2258–2264, Jun. 2021. DOI:10.1109/APEC42165.2021.9487466DOI
4 
W. Choi, D. Kim, D. Son and S. Kim, “Kelvin Source Package to Maximize 1200V SiC MOSFET Performance in Solar Inverter Applications,” in 2023 11th International Conference on Power Electronics and ECCE Asia (ICPE 2023 - ECCE Asia), pp. 1959–1965, May 2023. DOI:10.23919/ICPE2023-ECCEAsia54778.2023.10213545DOI
5 
P. Xue and P. Davari, “The Trade-off of Switching Losses and EMI Generation for SiC MOSFET with Common Source and Kelvin Source Configurations,” in 2023 25th European Conference on Power Electronics and Applications (EPE’23 ECCE Europe), pp. 1–8, Sep. 2023. DOI:10.23919/EPE23ECCEEurope58414.2023.10264332DOI
6 
S. A. Rizzo and N. Salerno, “Actual Reasons Involving Turn-Off Losses Improvement With Increasing Load and Gate Resistance in MOSFETs Enhanced With Kelvin Source,” IEEE Trans. Ind. Electron., vol. 71, no. 1, pp. 369–379, Jan. 2024. DOI:10.1109/TIE.2023.3243272DOI
7 
H. Li and S. Munk-Nielsen, “Detail study of SiC MOSFET switching characteristics,” in 2014 IEEE 5th International Symposium on Power Electronics for Distributed Generation Systems (PEDG), pp. 1–5, Jun. 2014. DOI:10.1109/PEDG.2014.6878691DOI
8 
G. P, M. R, R. K. R and R. J. Vijayan, “Characterisation of 1200V, 35A SiC Mosfet using double pulse circuit,” in 2016 IEEE International Conference on Power Electronics, Drives and Energy Systems (PEDES), pp. 1–6, Feb. 2016. DOI:10.1109/PEDES.2016.7914225DOI
9 
Y. Li, Y. Zhang, Y. Gao, S. Du and J. Liu, “Switching Characteristic Analysis and Application Assessment of SiC MOSFET With Common Source Inductance and Kelvin Source Connection,” IEEE Trans. Power Electron., vol. 37, no. 7, pp. 7941–7951, Jul. 2022. DOI:10.1109/TPEL.2021.3139466DOI
10 
Y. Lee and H. Kang, “Plateau Voltage and Dynamic Capacitance Effect on SiC MOSFETs’ Gate Ringing,” IEEE Trans. Electron Devices, vol. 71, no. 12, pp. 7666–7672, Feb. 2024. DOI:10.1109/TED.2024.3474617DOI
11 
H. Li, X. Liao, Y. Hu, Z. Zeng, E. Song and H. Xiao, “Analysis of SiC MOSFET dI/dt and its temperature dependence,” IET Power Electron., vol. 11, no. 3, pp. 491–500, 2018. DOIi:10.1049/iet-pel.2017.0203DOI

저자소개

최서은(Seo-Eun Choi)
../../Resources/kiee/KIEE.2025.74.5.917/au1.png

She is an undergraduate in Department of Energy Engineering from Korea Institute of Energy Technology.

서연우(Yeon-Woo Seo)
../../Resources/kiee/KIEE.2025.74.5.917/au2.png

She is an undergraduate in Department of Energy Engineering from Korea Institute of Energy Technology.

박현용(Hyun-Yong Park)
../../Resources/kiee/KIEE.2025.74.5.917/au3.png

He is a graduate in Department of Energy Engineering from Korea Institute of Energy Technology.

정정교(Jung-Kyo Jung)
../../Resources/kiee/KIEE.2025.74.5.917/au4.png

He received the M.S. degree in Electrical Engineering from Texas A&M University in 2023. He is senior researcher at KEPCO Research Institute.

강혜민(Hye-Min Kang)
../../Resources/kiee/KIEE.2025.74.5.917/au5.png

He received the Ph.D. degree in Electrical Engineering from university of Cambridge in 2020. He is assistant professor at Korea Institute of Energy Technology.