1.1 연구의 배경

최근 반도체 소자기술의 발전에 따라 기계적 방전 스위치를 반도체 소자로 대체하여 높은 반복률, 빠른 펄스 상승시간 및 펄스의 자유로운 제어가 가능한 반도체 소자 기반 펄스 모듈레이터에 대한 연구가 활발히 진행되고 있다^(1-5). 하지만 반도체 소자의 정격상의 한계로 인하여 고전압 펄스의 생성을 위해서는 많은 수의 스위칭 소자들과 이를 제어하기 위한 게이트 드라이버가 요구되며 각 게이트 드라이버에는 절연된 신호와 전력의 공급이 요구된다^(6,7).

한편, 게이트 회로의 구성 방안으로 광소자와 절연형 DC 파워 서플라이를 사용하는 경우 효과적인 절연뿐만 아니라 고전압 펄스 출력에 의해 발생되는 EMI에 의한 왜곡 없는 신호의 전달이 가능하지만 방전스위치의 수만큼의 광소자와 고전압 절연형 파워 서플라이가 요구되어 구조가 복잡하며 높은 제작단가를 가지게 된다.

게이트 회로의 또 다른 구성으로 펄스 변압기를 사용하는 경우 절연된 신호와 전력의 공급이 변압기를 통해 동시에 만족가능 하다^(6,7). 특히, 하나의 고전압 케이블로 다수개의 변압기를 구동하는 경우 전체 시스템 구성의 단순화 및 제작단가를 줄일 수 있는 장점이 있다. 반면에 변압기에 인가되는 신호는 고전압 펄스 출력에 의해 발생되는 EMI에 의한 왜곡이 발생될 수 있으므로 높은 전압과 전류사양을 갖는 펄스를 출력하는데 제약사항으로 작용하는 문제점이 있다.

그러므로 본 논문에서는 펄스 변압기 방식의 게이트 회로를 사용한 펄스 모듈레이터의 고전압 펄스 출력에 의한 게이트 신호 왜곡의 저감 방안을 다룬다.

1.2 연구의 목적 및 방법

본 연구의 목적은 고전압 펄스의 높은 di/dt 및 dv/dt에 의하여 발생되는 EMI에 의한 게이트 신호왜곡의 최소화를 통하여 방전 스위치를 정상적이고, 효과적으로 구동 시켜 고전압 펄스를 생성해내는데 있어 왜곡이 최소화된 신호 케이블의 구조를 결정하는데 있다.

펄스 모듈레이터의 고전압 고주파 노이즈에 대한 영향을 모델링 하기에는 많은 어려움이 존재하므로 구성된 모듈레이터 시스템을 이용한 실험을 통해 신호 케이블의 배치 형태에 따른 왜곡 파형을 분석하여 신호의 왜곡정도를 파악하였다. 이를 통하여 고전압 펄스 모듈레이터의 설계 및 구현에 있어 왜곡이 최소화된 효과적인 신호 전달을 위한 케이블의 배치를 제안한다.

2.1 동작원리

펄스 변압기 방식의 게이트 구조는 제어신호를 생성하는 하나의 소형 풀브릿지 인버터와 신호를 전달하는 신호 케이블과 게이트 회로들로 구성되며 이를 그림 1에 나타내었다. 각 게이트 회로의 변압기들은 하나의 신호 케이블과 단일 턴의 형태로 모두 직렬로 연결된 구조를 가지며 신호 케이블에는 고전압 절연 케이블이 사용되어 게이트 회로간의 절연이 만족되어 신호 케이블은 원하는 형태로 구성이 가능하다.

케이블에 인가되는 게이트 구동 신호는 펄스 변압기의 포화를 고려하여 수백ns의 폭을 가지는 양극신호와 음극신호로 구성되며 이를 그림 2에 나타내었다. 양극신호의 인가 시 신호 케이블의 전류가 양의 방향이 되면 게이트 회로가 턴 온 동작을 수행하고 음극신호의 인가로 인하여 신호 케이블의 전류가 음의 방향이 되면 턴 오프 동작을 수행한다^(6,7).

Fig. 1. Structure of the gate driver using pulse transformer

Fig. 2. Gate signal according to the control signal

Fig. 3. Discharge loop and gate circuit of the modulator

Fig. 4. Structure of two types of control cables to be used in the experiment

2.2 방전 루프 및 신호 케이블의 구조

EMI의 주요 발생원이 되는 모듈레이터의 방전 루프는 절연 및 기생 커패시턴스 성분의 최소화를 위하여 나선형을 그리며 상단부로 갈수록 전위가 증가하는 구조를 가지며 이를 그림 3에 나타내었다.

게이트 회로의 구동을 위한 신호 케이블은 인버터에서 시작되어 각 게이트 회로의 변압기를 거쳐 다시 인버터로 되돌아오는 루프의 형태를 가진다. 그러므로 펄스 출력에 의한 높은 dv/dt 및 di/dt에 의해 원하지 않는 전압 및 전류가 유기되며 인버터 출력 신호가 왜곡된다. 유기되는 전류는 부하 측 아크 발생상황에서 게이트 회로의 효과적인 턴 오프 동작을 위하여 출력을 방해하는 방향으로 작용 되도록 설계되어 신호 케이블의 전류 방향이 양이 되는 턴 온 시점에서 펄스 출력 상승에 의해 왜곡되는 전류는 음의 방향을 가지며, 신호 케이블의 전류 방향이 음이 되는 턴 오프 시점에서 펄스 출력의 하강에 의해 왜곡되는 전류는 양의 방향을 가진다.

3.1 신호 케이블의 형태선정

신호의 왜곡은 신호 케이블의 형태에 따라 변화될 것이며 방전 루프와 평행한 형태와 직각을 이루는 형태의 신호 케이블 2가지 형태로 분류하였으며 이를 그림 4에 각각 나타내었다.

그림 4(a)는 방전 루프와 평행한 형태의 신호 케이블의 구조이며, 케이블의 루프는 X-Y평면을 이룬다. 이러한 형태는 하나의 루프에 인가되는 게이트 회로의 전위차가 최소화 되지만 방전 루프와 평행하여 출력 전류에 의한 영향이 클 것으로 예상된다.

반면에, 그림 4(b)는 방전 루프와 직각을 이루며 Y-Z평면을 이루는 루프의 구조이다. 이러한 구조는 방전 루프와 직각을 이뤄 출력 전류에 의한 영향은 적으나 하나의 루프가 부담하는 게이트 회로들의 전위차가 증가되어 출력 전압에 의한 영향이 클 것으로 예상된다.

3.2 신호 케이블의 형태에 따른 왜곡 측정

실험은 왜곡에 의한 방전 스위치의 정상 동작이 가능한 최대 출력 조건인 15kV, 40A에서 수행되었으며, 이때의 dv/dt 및 di/di는 펄스의 상승 시200V/ns 0.3A/ns, 하강 시 45V/ns 0.2A/ns로 측정되었다. 제어 신호의 왜곡은 펄스의 상승 및 하강 시점에서 측정하였으며 실험 파형을 그림 5에 나타내었다.

그림 5(a)는 방전루프와 평행한 형태의 신호 케이블 구성의 결과이며 신호의 왜곡이 육안으로 확인 가능하다. 신호의 왜곡 정도는 펄스의 상승 시점에서 약 12 A, 하강 시점에서 약 5 A의 왜곡이 발생되었다. 반면에 그림 5(b)는 방전 루프와 직각을 이루는 구조의 신호 케이블 구성 시의 전류 파형이며 펄스의 상승 시점에서 약 1 A, 하강 시점에서 약 1 A의 왜곡이 발생되었다. 실험 결과 방전루프와 직각을 이루는 신호 케이블의 구성 시 전류의 왜곡은 육안으로 관측되지 않았으며, 최소 5배 이상 왜곡이 적은 것으로 확인되었다.

Fig. 5. Current waveforms according to cable structure