2.1 파워셀 구조 기반 고 반복 펄스 전원 모듈레이터 소개

그림 1은 본 논문에서 사용되는 반도체 스위치 기반 고 반복 펄스 전원 모듈레이터의 전체 시스템 다이어그램을 보여준다. 이 모듈레이터는 출력부와 커패시터 충전부, 펄스 컨트롤러와 컨트롤 루프 그리고 게이트 드라이버로 구분할 수 있다. 모듈레이터의 출력부는 총 12개의 메인 방전 스위치 (M1 – M12) 와 12, 개의 풀다운 스위치(P1 - P12) 그리고 12개의 스토리지 커패시터 (Cs1 – Cs12) 로 구성된다. 그리고 2개의 메인스위치, 2개의 풀 다운 스위치, 2개의 스토리지 커패시터를 하나의 파워셀로 구분하며 총 6개의 파워셀로 이루어진다. 파워셀 구조는 신뢰성 기반의 고전압 출력이 가능하다. 일반적으로 직렬 연결된 스위치 구성만으로 DC 링크의 높은 전압을 부하로 직접 연결하는 방식에서는 스위치 공정상 파라미터 차이로 인해 직렬연결된 스위치 간 전압 밸런싱 차이가 발생하여, 고장으로 이어질 경우 고장 스위치에 전체 전압이 걸리게 되고, 그로 인해 나머지 스위치의 고장으로 확산될 수 있으며 이를 방지하기 위해 스위치 간 밸런싱 회로의 설계는 중요한 고려 요소이다. 반면 파워셀 구조에서는 스위치가 고장 날 경우 고장 스위치와 병렬로 연결된 풀다운 스위치의 바디 다이오드를 통하여 바이패스 회로가 형성되어 전체 전압 중 하나의 커패시터 전압만 차감된 형태로 출력 됨으로써 스위치 고장의 확산 없이 펄스를 출력할 수 있고, 그에 따라 복잡한 밸런싱 회로의 추가 없이도 안정적인 동작이 가능한 장점을 갖고 있다. 각각의 파워셀은 커패시터 충전기로부터 다중 권선 변압기를 통해 충전되며, 커패시터 충전기는 ZVS PWM 컨버터와 LC 공진 탱크를 통해 전류원 형태로 다수의 커패시터를 충전하여 90프로 이상의 높은 충전 효율을 갖는다. ⁽¹⁰⁾ 그러나 기존 방전 구조에서는 ^(9)-(11) 펄스 출력 후 부하의 기생 커패시턴스에 축적된 잔류전하를 방전하는 시간이 약 수십 us에 달하며, 백 kHz 이상의 반복률 출력 시 펄스의 방전시간은 10us 이내에 이루어져야 한다는 점에서 고반복 펄스 출력에 제약이 존재한다. 본 논문에서 제안된 모듈레이터에서는 풀 다운 회로가 출력 펄스의 오프 구간 동안 부하에 남아있는 기생 전하를 빠르게 방전함으로써 하강시간을 수십 ns 수준으로 크게 단축시킬 수 있다. 이 풀다운 모스펫의 역병렬 다이오드는 바이패스 다이오드로 사용이 가능하다. 각각 12개의 메인 스위치와 12개의 풀다운 스위치를 고압 절연과 상보적인 스위칭, 그리고 동기적으로 스위칭 하기 위하여 정밀한 게이트 구동회로 설계가 요구되며, 2.2절에 상세한 내용을 기술하였다. 그림 1에서 붉은색 화살표로 표시된 부분은 컨트롤 루프를 의미한다. 이 컨트롤 루프는 12개의 게이트 드라이버 입력 측 변압기의 1차측 권선으로 사용되며 1턴 으로 다수의 코어를 관통하는 구조이다. 컨트롤 루프는 펄스 컨트롤러 회로에서 발생 되는 온 오프 펄스를 각각의 게이트 드라이버에 인가함 으로써 고전압 절연 구동 및 동기화된 게이트 구동을 가능하게 한다. 고 반복 펄스를 출력을 위해서는 빠른 전압 상승시간과 하강시간이 만족 되어야 하는데, 이를 위해 본 모듈레이터에서 사용된 컨트롤 루프를 통해 흐르는 전류는 상승 및 하강시간이 약 60 A/us 이하로 설계되었다. 또한, 컨트롤 루프에 흐르는 전류는 수 us 이내에 0 A 로 리셋 되어야 하는 것 또한 고 반복 펄스 발생을 위한 컨트롤 루프 측 고려사항이다.

Fig. 1. System diagram of high repetition-rate pulsed power modulator based on power-cell structure

Fig. 2. Schematic circuit of the proposed gate driver for high repetition pulse generation

Fig. 3. Circuit of operation principle of the proposed gate driver for high repetition pulse generation

2.2 제안하는 게이트 드라이버 회로 설계 및 동작 원리분석

그림 2는 제안하는 고 반복 펄스 발생을 위한 게이트 드라이버 회로이다. 게이트 드라이버 회로는 두 개의 회로가 다중 권선 변압기를 통해 연결된 형태이며, 메인 드라이버 회로와 풀 다운 드라이버 회로로 각각 구성된다. 메인 드라이버와 풀 다운 드라이버 회로는 상보적으로 동작하며, 그림에서 나타난 변압기 1차측 N1은 컨트롤 루프, 2차측 N2는 메인 드라이버측 입력 그리고 2차측 N3 은 풀다운 드라이버 입력에 연결된다. 게이트 드라이버 회로의 동작 모드는 5개로 구분되며, 각각의 동작 원리와 특징에 대해 기술한다.

MODE 1 : 모드1 은 메인 모스펫이 턴온 동작이 시작되는 모드이며, N2를 통해 인가된 온 펄스가 D3의 패스를 통하여 C1을 충전시키며, C1 전압은 제너다이오드 D5의 제너전압으로 제한된다. 풀다운 회로는 Q4가 짧은 구간 동안 턴온되며 풀다운 모스펫의 게이트 – 소스 전압을 쇼트시키는데, 이는 기생 성분으로 인한 턴온 오동작을 방지하는 기능을 한다.

MODE 2 : 모드2 는 컨트롤 루프로 부터 인가되는 입력 없이 C1의 전압으로 메인 스위치의 게이트 전압을 방전되지 않도록 유지하는 구간이며, 풀다운 회로에서는 C7이 Q4의 턴온을 유지시킵니다.

MODE 3 : 모드3 은 메인 모스펫의 턴 오프 구간이며, 컨트롤 루프로부터 인가된 OFF 펄스가 U1을 오프 시키면서 C1 과 메인 모스펫의 게이트 사이의 패스가 끊어집니다. 또한 Q3이 켜지면서 메인 모스펫 게이트 – 소스는 쇼트됩니다, C1은 풀브리지 정류회로를 통해 컨트롤 루프로부터 인가된 OFF 펄스를 충전합니다. 풀다운 드라이버 회로에서는 바로 풀다운 MOSFET이 켜지지 않도록 C6의 전압 상승시간을 조절하였으며, 이를 통해 메인 MOSFET과 풀다운 MOSFET 간의 데드 타임을 설정합니다.

MODE 4 : 모드 4 는 풀다운 드라이버의 U2의 턴온과 함께 풀다운 모스펫이 켜집니다. 이 때, 출력 전압의 빠른 하강 시간을 얻을 수 있습니다. 메인 MOSFET은 상보 동작하는 풀 다운 모스펫이 턴온 될 때 기생 성분으로 인한 오동작을 하지 않도록, 계속해서 메인 모스펫의 게이트 소스는 쇼트 상태를 유지합니다.

MODE 5 : 모드 5 는 컨트롤 루프로부터 인가된 전압 없이, 풀다운 회로에서 C6에 충전된 전압이 변압기 2차측 권선인 N3을 통해 형성된 전류 경로를 통해 Q4를 천천히 동작시키며, 이는 설정된 시간 후 풀다운 모스펫이 턴 오프 되도록 합니다. 풀다운 모스펫의 턴온 시간은 부하의 잔류 전하를 충분히 방전 할 수 있는 충분한 시간이 확보되어야 하지만, 수백 kHz 이상의 빠른 반복률 동작을 위해 수 us 이내 턴오프 되어야 하는 고려사항을 토대로 최적화 하여 1 us 이내의 턴온 시간을 갖도록 설정되었다.

2.3 제안하는 게이트 드라이버의 PCB 회로 설계 및 고전압 절연 기반 게이트 드라이버의 컴팩트한 방열구조 설계

그림 4는 직접 제작한 게이트 드라이버의 PCB 거버 파일이며, 스케매틱 회로 설계 뿐만 아니라 PCB 회로 설계 에서도 고반복 펄스 출력과, 빠른 전압 상승, 하강과 같은 주요 특성을 구현하기 위해 신중히 설계되었다.

Fig. 4. The PCB circuit of the gate driver for the proposed high repetition pulse output

그림 5(a)는 실제 사용중인 하나의 게이트 드라이버 이며, 두 개의 모스펫 중 우측의 풀다운 모스펫 드레인과 방열판 사이에 절연 방열 패드를 부착한 모습을 보여준다. 고 전압 출력시 두 스위치 중 메인 모스펫의 손실이 상대적으로 크기 때문에 메인 모스펫의 드레인을 방열판과 직접 연결하였다. 컴팩트한 방전 구조를 구현하기 위해 방열판을 공유하는 구조로 설계하였으며, 두 소자간 절연을 확보하기 위해 10 kV/mm 절연내력과 4 W/m.k의 열 전도도를 가진 패드를 사용하였다. 그림 5(b)는 12개의 드라이버를 컨트롤 루프를 통해 연결된 모습이다. 컨트롤 루프는 10kV 절연 고전압 케이블이 사용되었고, 게이트 드라이버 입력 측 변압기 코어는 T 16 × 10 × 6 토로이드 코어 (HS12)가 사용되었다. 메인 MOSFET과 풀 다운 MOSFET 은 1200 V 60 A 정격의 SiC 모스펫 (C2M0040120D)이 사용되었고, 해당 스위치의 약 26 ns의 작은 턴 오프 딜레이 특성으로 고 반복률 펄스 발생시 방전 스위치의 주요 손실인 턴 오프 손실을 크게 줄일 수 있는 것이 주요한 스위치 선정 이유이다.

Fig. 5. Manufactured gate driver connected via high voltage control loop cable (a) one gate driver circuit (b) 12 gate drivers connected via high voltage control loop cable

2.4 실험 결과

그림 6에서는 150 kHz 반복률로 동작하는 메인 MOSFET 과 풀다운 MOSFET의 게이트 – 소스 전압을 보여준다. 여기서 상보적으로 동작하는 메인 모스펫(M1-M12)와 풀 다운 모스펫 (P1-P12) 간의 데드타임은 100 ns로 설정되어 스위치 간 암단락을 방지 하였다. 그림 7은 10kV 150kHz 300ns 펄스폭 조건의 출력 전압을 보여준다. 출력 테스트시 사용된 부하는 6 kΩ의 고전압 무유도 저항 부하 이며, 비교적 큰 저항 부하에서도 빠른 하강 시간을 가지며 안정적으로 고 반복률 출력을 하는 것을 확인하였다. CH4 (적색)은 출력 펄스 파형이며, CH1 (청색)은 Main MOSFET Vds 로, 10kV 출력 시 830V까지 충전된다. 위의 실험 결과에서 나타난 60ns 이하의 빠른 전압 상승시간과 빠른 하강 시간을 갖는 펄스 출력 파형에서, 하강 시간의 경우 기존 연구⁽¹⁰⁾의 수 us급 하강 시간과 비교하여 수십 배 가량 향상된 결과 이다. 이와 같은 빠른 부하 방전시간을 기반으로 최대 150kHz 의 높은 반복률을 구현하였으며, 이를 통 하여 100 kHz 이상급 10kV 고전압 고 반복 모듈레이터의 설계 구현을 실현하였다.

Fig. 6. Gate-source voltage waveform of main MOSFET and pull-down MOSFET, 150 kHz high repetition rate pulse driving condition [5 V/div, 5 V/div]

Fig. 7. Experimental results of 10 kV 150 kHz high voltage high repetition rate output voltage and Vds of one discharge MOSFET [2 kV/div, 200 V/div]