2.1 병렬 부하 공진형 컨버터

Fig. 1에서 볼 수 있듯이 병렬 부하 공진형 컨버터는 풀브리지 회로에 직렬 공진 인덕턴스($L_{s}$)와 병렬 공진 커패시턴스($C_{p}'$)가 연결된 구성을 갖는다. 여기서 $C_{p}'$은 2차측의 $C_{p1}$와 $C_{p2}$를 1차측으로 등가하여 나타낸 것이며, 이들의 관계는 (1)과 같다. 여기서 $n=n2/n1$이다.

Fig. 2는 병렬 부하 공진형 컨버터의 동작 파형을, Fig. 3은 구동 모드별 등가 회로를 나타낸다. $V_{AB}$는 A와 B 접점의 전위 간의 차이를 나타내며 이는 풀브리지 회로의 출력 전압과 동일하다. 각 모드별 동작은 다음과 같다.

$t_{0}\sim t_{1}$: Mode 1(M1)

M1은 스위치 S1과 S3가 턴온 상태인 구간 중에서 공진 전류 $i_{Ls}$가 양의 값이 되는 시점에 시작된다. 양의 방향으로 흐르는 전류는 $C_{p}'$에 충전되어 있던 $-2V_{c}/n$의 전압을 방전시키고 다시 $2V_{c}/n$까지 충전시킨다. 여기서 $V_{c}$는 2차측 CW 회로의 단위 전압을 나타낸다. 이 때의 공진 전류는 (2)와 같이 나타낼 수 있으며, 여기서 특성 임피던스 $Z_{o}=\sqrt{L_{s}/C_{p}'}$, 공진 주파수 $\omega_{o}=1/\sqrt{L_{s}C_{p}'}$ 이다. 또한 $i_{Lr}(t_{0})=0$ 이고, $v'_{Cp}(t_{0})=-2V_{c}/n$ 이므로 (3)과 같이 정리할 수 있다.

Fig. 2. Waveforms of the parallel loaded resonant converter

Fig. 3. Equivalent circuits of each mode

$t_{1}\sim t_{2}$: Mode 2(M2)

$C_{p}'$에 $2V_{c}/n$ 이상의 전압이 충전되면 2차측 CW 배압 회로의 다이오드들이 도통되며 전력이 전달되게 된다. 이 때, $C_{p}'$의 전압은 $2V_{c}/n$의 값을 갖는 전압원으로 등가할 수 있으며, 공진 전류 식은 (4)와 같다.

(4)에서 우변 두 번째 항의 계수는 곧 M2에서의 공진 전류의 기울기를 나타낸다. 다시 말해 $V_{i}$와 $2V_{c}/n$과의 관계에 따라 기울기가 달라지며, 두 값이 같을 경우 Fig. 2의 파란색 실선과 같이 M2에서의 공진 전류의 변화량이 0이 되며, (5)가 만족하게 된다.

반면, ‘$V_{i}>2V_{c}/n$’이거나, ‘$V_{i}<2V_{c}/n$’인 경우에는 점선으로 나타낸 것처럼 임의의 기울기를 갖게 되며, 이는 M3에서 추가적으로 분석하고자 한다.

$t_{2}\sim t_{3}$: Mode 3(M3)

M3는 S1과 S3가 턴오프되면서 시작된다. 이 때, S1과 S3에서는 턴오프 손실이 발생한다. 이 때, 적절한 값으로 선정된 스너버 커패시터를 활용하면 턴오프 손실을 저감할 수 있다. 한편, S1과 S3로 흐르던 양의 방향 공진 전류는 이들의 턴오프 이후 S2, S4의 스너버 커패시터로 흐르며 $V_{i}$만큼 충전되어 있던 전압을 방전시킨다. 방전이 완료된 후에는 S2, S4의 역병렬 다이오드를 통해 흐르며 이들의 양단 전압은 0이 되며, 이후에 S2, S4를 턴온시키면 영전압 스위칭(Zero voltage switching, ZVS)이 가능하다. 반면, M3 내에 S2와 S4에 충전된 전압을 모두 방전시키지 못한 채로 이들이 턴온되면 하드 스위칭이 발생하며 스너버 커패시터의 활용이 오히려 전체 효율에 악영향을 끼치게 된다. 다시 말해, S1과 S3가 꺼지는 시점에 인덕터에 저장된 에너지는 S2와 S4의 스너버 커패시터에 저장된 에너지를 모두 방전시킬 수 있어야하며, 이를 식으로 나타내면 (6)과 같다. 우변에 4를 곱하는 이유는 이 시점에서 공진 전류가 S2와 S4의 스너버 커패시터를 방전시킬 뿐만 아니라 S1과 S3의 스너버 커패시터를 충전하기 때문이다.

한편, M2에서 $V_{i}>2V_{c}/n$ 인 경우, 턴오프가 되는 시점의 전류($i_{Ls,\: M2}(t_{2})$)가 커지기 때문에 턴오프 손실이 증가할 뿐만 아니라 공진 전류 피크치가 커지기 때문에 RMS 가 증가하여 도전 손실도 커지게 된다. 그리고 $V_{i}<2V_{c}/n$ 인 경우에는 턴오프 시점의 전류가 작아져서 턴오프 손실은 비교적 적지만 식 (6)을 만족시키기 못하여 턴온 손실을 야기할 수 있다. 따라서 정격 조건이 정해져있고, 부하 범위가 크지 않은 경우에 고효율의 동작을 위해서는 $V_{i}=2V_{c}/n$이 되도록 턴수비를 설계하는 것이 적합하다. 반면 부하 범위가 큰 경우에는 ZVS 가능 범위, 스너버 커패시터 설계 등에 대한 추가적인 고려가 요구된다.

M4～M6은 M1～M3의 과정과 같으므로 설명을 생략한다.

2.2 Cockcroft-Walton 배압 회로

Fig. 4(a)는 고전압 충전기의 CW 배압 회로를 나타낸 것이다. 1차측의 병렬 부하 공진형 컨버터와 변압기, 그리고 $C_{p1}$과 $C_{p2}$는 $V_{c}$의 진폭을 갖는 구형파 전원들로 대체하였다. 본 논문에서는 $C_{1},\: C_{2},\: C_{3},\: \cdots$ 를 중심으로 다이오드와 $(C_{1}',\: C_{1}'')$, $(C_{2}',\: C_{2}'')$, ⋯ 등이 대칭으로 연결된 구조의 대칭형 CW 배압 회로를 사용하였다. 이러한 구조를 활용하면 기본적인 CW 배압 회로에서 승압 과정을 거칠수록 중심 커패시터에 인가되는 전압이 작아지는($V_{C_{1}}>V_{C_{2}}>V_{C_{3}}>\cdots$) 문제를 완화할 수 있다^[8].

회로 동작 분석을 위해 $g^{+}$ 노드와 연결된 부분의 CW 배압 회로만 분리해내어 구형파 전원 출력의 부호에 따라 Fig. 4(b)와 Fig. 4(c)로 나타내었다. 먼저, Fig. 4(b)에서 전원으로부터 $+V_{c}$가 공급되면 $a$ 노드의 전위는 접지 기준으로 $+V_{c}$가 되며 $a$와 $b$ 노드 사이의 다이오드가 도통되어 $C_{1}$이 $+V_{c}$까지 충전된다. 한편, $c$ 노드의 전위는 접지 기준 $-V_{c}$가 되며, $+V_{c}$의 전위를 갖는 $b$ 노드와 $d$ 노드 사이의 다이오드가 도통되어 $d$ 노드 전위 또한 $+V_{c}$가 되기 때문에 $C_{1}''$에는 $+2V_{c}$만큼의 전압이 충전된다. 이후 Fig. 4(c)에서 전원이 $-V_{c}$를 공급하기 시작하면 $c$ 노드의 $+V_{c}$ 전위에 Fig. 4(b)에서 $2V_{c}$만큼 충전된 $C_{1}''$의 전압이 더해져 $d$ 노드 전위는 $+3V_{c}$가 된다. 이 때 $b$ 노드의 전위는 Fig. 4(b)에서 $V_{c}$만큼 충전된 $C_{1}$에 의해 $+V_{c}$이며, $d$ 노드와 $e$ 노드 사이의 다이오드가 도통되며 $C_{2}$에는 $d$ 노드($+3V_{c}$)와 $b$ 노드($+V_{c}$) 사이의 전위차인 $2V_{c}$가 충전된다. 이와 같은 과정을 반복하며 $C_{1},\: C_{2},\: C_{3}$에는 각각 $+V_{c}$, $+2V_{c}$, $+2V_{c}$만큼의 전압이 충전되고 이들의 전압을 합하여 $g^{+}$ 노드 전위는 $+5V_{c}$가 된다. Fig. 4(a)에서 $g^{-}$ 노드와 연결된 부분의 CW 회로는 $g^{+}$ 노드와 연결된 회로와 다이오드 방향이 반대이기 때문에 $g^{-}$ 노드 전위는 $-5V_{c}$가 된다. 결과적으로 부하 커패시터에 충전되는 전압은 $g^{+}$와 $g^{-}$ 노드 간의 전위차인 $+10V_{c}$가 된다.

따라서 변압기 2차측에 인가되는 전압은 목표로 하는 출력 고전압의 1/10 수준이며, CW 회로 내 소자들에 인가되는 전압은 최대 $1/5$ 수준이기 때문에 고전압 변압기 설계 난이도나 고전압 소자의 정격 수준을 대폭 완화할 수 있다.

Fig. 4. Circuit diagram of the Cockcroft-Walton voltage multiplier