1.1 연구의 배경

분산 전원은 풍력, 태양광, 태양열 등 신재생 에너지와 연소 터빈, 디젤 또는 가솔린을 이용한 화석 연료 발전기, 수소 에너지 등 비 신재생 에너지로 구분된다. 이러한 분산 전원에는 상호 접속, 전력 품질, 계통 사고 시 보호, 분산 전원 간 동기화, 전압 상승 등 개선되어야 할 문제가 있다^{[1, 2]}.

그 중 계통과 연계된 분산 전원에서 발생된 저전압 사고 시 계통 보호를 위해 2003년 IEEE에서 개정한 1547-2003 규정을 시작으로 분산 전원과 상호 연결에 대한 계통 연계 기준이 활발히 연구되고 있다^[3].

해당 규정에서 특정 전압 구간에서 차단 시간 내 통전을 차단하도록 규정하고 있으며 현재 분산 전원의 확대와 계통 보호, 전력 품질 등의 이유로 인버터에 대한 기준을 마련하였으며 여러 국가에서도 또한 분산 전원을 위한 계통연계장치의 인버터에 대한 규정을 수립하고 있다.

독일의 BDEW(German Association of Energy and Water Industries, 독일 에너지 및 수자원 협회)는 계통과 계통연계형 인버터에 대한 계통 운영자의 요구 사항으로 Grid-Code를 제정하였으며 다른 각 국의 규정들 보다 엄격한 동작을 요구하고 있다.

독일의 Grid-Code는 정적 계통 지원, 동적 계통 지원으로 분류되며 정격 전압 대비 전압 변동 10% 이내에 전압에 대한 무효 전력 공급 조건을 정적 계통 지원으로 정의하고 있으며 계통 운영자의 요구 사항에 따라 고정 역률, 고정 무효 전력, 계통 전압 변동에 따른 자동 조정이 가능한 무효 전력, 유효 전력 변동에 따른 자동 조정이 가능한 역률 중 한 가지가 선택되어 고정적인 제어 혹은 조절이 되어야 한다.

동적 계통 지원은 Fig. 2와 같이 계통 전압 –10%에서 –50%, +10%에서 +20% 전압 변동에 대한 규정이며 계통 사고 시 Fig. 1과 같이 Ride-Through 기능으로 인버터가 통전을 즉시 차단하지 않고 전압 비율과 고장 시간에 따라 고장 계통에 계통연계 인버터가 계속 접속하여 운전을 유지하며 계통 전압 회복에 지원을 해야 하는 규정이다^[4].

계통 저전압 사고 시 규정에 따라 무효 전류 제어가 수행되어야 하며 무효 전류 제어를 위해 계통 전압을 기반으로 한 PLL 기법을 통해 계통 위상이 동기화된 위상각을 이용하여 d-q축으로 변환된 전압과 전류 값을 이용한다. 이 때 검출된 실제 계통 전압 성분은 크기가 매우 낮은 값으로 PLL 기법을 수행하기에는 어렵다.

PLL 제어기에서 위상 고정 제어를 수행할 때 검출된 전압의 동기좌표계로 변환된 d-q 전압 값의 위상 값과 위상 지령 값의 비교된 에러를 줄여 실제 계통 위상이 지령 위상과 동기되도록 제어되며, 계통 전압 이 낮을 경우 정확한 위상 결과를 출력하기 어렵다.

이러한 문제를 해결하기 위해 기존의 방식들은 필터를 이용하여 위상 결과를 추정하는 방식들이 소개되었다. 하지만 매우 낮은 계통 전압에 대해 위상 추정이 어렵다^{[5, 6]}.

본 논문에서 전압 정보와 전류 정보를 이용한 PLL 제어 기법을 제안하며 저전압시 FRT 시간동안 전류 제어를 위한 위상값을 전류 정보를 이용한 PLL의 위상 추정 결과를 이용해 달성함을 시뮬레이션과 실험을 통해 검증하고자 한다.

Fig. 1. German Grid-code LVRT boundary line

Fig. 2. German Grid-code dynamic grid support

2.1 계통 전압만을 이용한 계통연계형 인버터

3상의 계통연계 시스템에서 시스템을 제어하기 위해서는 벡터 제어가 필요하다. 이때 3상의 회전하는 전류 또는 전압 계통 정보를 직교하는 2상의 평면으로 표현하면 제어가 용이하고 쉽게 PLL을 구현 할수 있어 위상의 정보를 검출할수 있다.

계통 전압만을 이용한 분산 전원용 계통연계형 인버터의 주회로와 제어 블록도는 Fig. 3과 같다.

Fig. 3. Conventional control block diagram of Grid connected inverter

계통 전압만을 이용한 계통연계형 인버터에서 전압과 전류의 d-q 변환에 이용되는 위상각은 Fig. 4와 같이 전압 검출된 값을 이용한 PLL에서 변환된 d축 전압이 a상 계통 입력 전압의 위상에 동기된다^[7-9].

Fig. 4. PLL control block diagram using sensing voltage

2.2 제안하는 계통 위상 추정 방법

2.2.2 주회로 및 제어 블록도

Fig. 5는 제안하는 인버터의 전체 주 회로 및 제어 블록도를 보이고 있다. 해당 인버터는 d-q 전류 제어를 수행하여 계통에 요구되는 d-q축 전류 값을 제공한다.

Fig. 5. Circuit and control block diagram of Grid connected inverter

2.2.3 제안하는 PLL 블록도

제안하는 PLL의 간략한 블록도는 Fig. 6과 같다. 제안하는 PLL 블록은 수학적 모델 기반의 역기전력 추정 방식을 이용해 위상을 추정한다. d-q변환된 전압과 전류 정보는 역기전력 추정기(EMF Estimation)를 거쳐 d-q축 역기전력 성분을 얻으며 아크탄젠트 함수를 이용해 위치 추정 오차(Estimated Position Error)를 얻는다. 추정된 오차는 위치 검출기(Position Observer)를 통해 제안하는 $\theta_{prop}$를 추정한다.

Fig. 6. Proposed PLL block diagram for phase estimation on the Mathematical model base

Fig. 7은 제안하는 PLL 제어 블록도이다. d-q 변환된 전류 정보는 역기전력 추정기를 통해 역기전력 $E_{dq}^{e}$를 얻는다.

(1)

$e_{a}=R_{s}i_{d}^{e}+L_{i}\dfrac{di_{a}}{dt}+V_{a}$

(2)

$e_{b}=R_{s}i_{d}^{e}+L_{i}\dfrac{di_{b}}{dt}+V_{b}$

(3)

$e_{c}=R_{s}i_{d}^{e}+L_{i}\dfrac{di_{c}}{dt}+V_{c}$

$e_{a},\: e_{b},\: e_{c}:입력 3상 전압$

$i_{a},\: i_{b},\: i_{c}:상전류$

$V_{a},\: V_{b},\: V_{c}:스위칭 전압$

$R_{s}: 총 저항,\: L_{s}: 필터 인덕턴스$

역기전력의 식은 식 (1)~(3)의 3상 입력 전압의 전압 방정식의 d-q 변환에 의해 얻어진다.

(4)

$e_{d}^{e}=R_{s}i_{d}^{e}+L_{i}\dfrac{di_{d}^{e}}{dt}-\omega L_{i}i_{q}^{e}+V_{d}^{e}$

(5)

$e_{q}^{e}=R_{s}i_{d}^{e}+L_{i}\dfrac{di_{q}^{e}}{dt}+\omega L_{i}i_{d}^{e}+V_{q}^{e}$

d축은 정지 좌표계에서 a상 계통 전압과 직교 좌표계 상 같은 축이고, a상 계통 전압의 각속도를 고려하여 동기 좌표계로 변환되므로 식 (4)의 d축 전압이 0일 경우 a상 계통 전압 위상과 d축 성분의 위상이 동기된다. 그러므로 식 (4), (5)는 식 (6), (7)과 같이 표현된다.

(6)

$0=R_{s}i_{d}^{e}+L_{i}\dfrac{di_{d}^{e}}{dt}-\omega L_{i}i_{q}^{e}+V_{d}^{e}$

(7)

$E=R_{s}i_{d}^{e}+L_{i}\dfrac{di_{q}^{e}}{dt}+\omega L_{i}i_{d}^{e}+V_{q}^{e}$

이 때 역기전력은 극좌표 형식으로 $|E|=\sqrt{(E_{d}^{e}+E_{q}^{e})^{2}}$이며 $\angle E=\tan^{-1}(-\dfrac{E_{q}^{e}}{E_{d}^{e}})$이므로 얻어진 역기전력의 위상은 식 (8)과 같다.

(8)

$\hat{\omega}_{a\tan}=\tan^{-1}(-\dfrac{E_{q}^{e}}{E_{d}^{e}})$

$\hat{\omega}_{a\tan}: 위상 추정 오차$

위상 추정 오차는 위치 검출기에 입력되어 PI 제어기를 통해 위상 지령치에 고정되도록 제어된다.

(9)

$\hat{\omega}_{comb}=\omega_{e\theta}+\hat{\omega}_{a\tan}$ \begin{align*} \omega_{e}\theta : 일반적인 PLL 위상 추정 오차\\ \hat{\omega}_{conb}: 합성 추정 오차 \end{align*}

식 (9)의 $\omega_{e\theta}$는 전압 정보를 이용한 PLL 제어에서 얻은 추정 위상 결과이며 마찬가지로 위상 지령에 고정되도록 PI 제어기를 거치게 된다. 따라서 $\omega_{e\theta}$와 위상 추정 오차 $\hat{\omega}_{a\tan}$를 더하여 전압 정보와 전류 정보를 이용한 제안하는 PLL 제어기를 구성할 수 있다.

합성 추정 오차는 적분하여 제안된 위상 $\theta_{prop}$를 얻게 된다. 전압 정보를 이용한 위상 추정 결과는 계통 고장 상황 이전 정상 전압에 대해 위상을 추정하게 되며 $\theta_{prop}$는 계통 고장 상황에서 전류 정보로 위상을 추정하기에, $\omega_{e\theta}$의 추정이 어려운 상황에서도 정확한 $\theta_{prop}$를 얻을 수 있다.

Fig. 7. Proposed PLL control detail block diagram

3.1 시뮬레이션

Psim을 이용한 시뮬레이션을 Fig. 8.과 같이 구성하여 진행하였으며, 전류 제어기가 동작 이후 정상상태에서 계통 입력 전압 강하를 모의하였으며 인버터를 정지 시키지 않고 전류 제어를 수행하여 PLL 제어기의 위상을 확인한다. 시뮬레이션에서 이용한 인버터의 사양은 Table 1에 나타내었다.

Fig. 8. PSIM inverter simulation circuit

3.2 시뮬레이션 결과

Mode 1 : 시뮬레이션 시작 및 계통 전압 측정값과 전압 정보를 이용한 PLL 제어기가 동작된다.

Mode 2 : 전류 제어기 및 전압과 전류 정보를 이용한 PLL 제어기가 동작된다.

Mode 3 : d-q축 전류 제어 지령이 입력된다.

Mode 4 : 계통 고장 상황, $\theta_{conv}$과 $\theta_{prop}$의 위상이 서로 일치하지 않음을 확인할 수 있다.

Fig. 10은 Fig. 9의 시뮬레이션 결과 중 Mode 2, Mode 3 구간을 확대하였다. 이 때 $\theta_{conv}$와 $\theta_{prop}$를 비교할 때 위상이 일치함 확인할 수 있다. 또한 두 위상은 계통 a상 계통 전압 위상과 동기 되어 위상을 정확히 추정하는 것을 알 수 있으며 $\hat{\omega}=2\pi f\approx 377[rad/s]$임을 통해 추정된 위상의 주파수는 60 Hz임을 알 수 있다.

Fig. 11에서 a상 계통 전압 $V_{a}$의 위상과 $\theta_{prop}$와 $\theta_{conv}$의 위상을 비교하였을 때 입력 전압 위상에 동기되는 위상은 제안된 PLL 위상 결과인 $\theta_{prop}$인 것을 알 수 있으며 이는 일반적인 PLL 위상은 고장 전압에 대해 정확한 위상 추정이 어려움을 확인할 수 있다. 또한 $\theta_{prop}$의 위상 추정 오차인 $\hat{\omega}=2\pi f\approx 377[rad/s]$를 통해 제안된 PLL의 주파수는 60 Hz임을 알 수 있다.

Fig. 9. Simulation result (whole result)

Fig. 10. Simaultaion result(some of time of normal and fault, included fault event)

Fig. 11. Simaultaion result(some of the fault time)

3.3 실험

계통에 연계되는 인버터의 실험 세트 구성으로 Fig. 12에 나타내었다. 220V 계통 전압 입력받으며 제어 보드의 MCU는 TI사 F28335를 이용하였으며 LV25P 센서 장비를 이용해 $V_{ab},\: V_{bc},\: V_{ca},\: V_{dc}$를 측정하며 HASS50S 센서 장비를 이용해 $i_{a},\: i_{b},\: i_{c}$를 측정한다. 스위치는 infeneon사 FF600R17ME4 제품을 사용하였으며 게이트 드라이버는 2SP0115TA0를 사용하였다. DC link의 Capacitor는 내압 450V 4700uF 2P2S 연결되어 주회로와 같이 구성되었다. 계통 입력 220V, DC link 450V에서 d축 전류 지령 0 [A], q축 전류 지령 –3.5 [A] 입력하였다.

Fig. 12. An experimental system for Grid connection inverter

3.4 실험 결과

계통 입력 전압 220V에서 인버터의 동작을 Fig. 13에 보이고 있다. 전류 제어기에 의해 q축 전류가 지령치에 추종하며 제어가 되고 있음을 확인할 수 있다. 위상 결과는 전압 정보를 이용하는 일반적인 PLL 파형과, 전압과 전류 정보를 이용하는 제안된 PLL의 결과 파형을 비교할 때 두 위상이 동기되고 있음을 확인할 수 있고, a상 계통 전압 위상과 동기됨을 확인하였다.

Fig. 13. Phase estimation and current control in normal voltage status of three-phase inverter

Fig. 14는 매우 낮은 전압으로 강하시킨 후 결과이다. 입력 전압 7$V_{r m s}$가 검출되고 있는 상태에서 계통 전압 정보만 이용한 PLL은 입력 a상 계통 전압의 위상을 정확히 추정하지 못하는 문제를 확인할 수 있으며 전압 정보와 전류 정보를 이용한 제안된 PLL 결과 파형과 위상차가 발생함을 확인하였다. 제안된 PLL 위상 파형의 위상은 계통 입력 전압이 매우 낮은 상태에서도 a상 계통 전압 위상과 동기되고 있음을 시뮬레이션에서 확인한 것과 같이 확인할 수 있다.

Fig. 14. phase estimation and current control in fault voltage status of three-phase inverter