Mobile QR Code QR CODE : Journal of the Korean Institute of Illuminating and Electrical Installation Engineers

Journal of the Korean Institute of Illuminating and Electrical Installation Engineers

ISO Journal TitleJ Korean Inst. IIIum. Electr. Install. Eng.

  1. (Ph.D. course, Department of Electrical Engineering, Mokpo National University, Korea)



AI algorithm, Artificial neural network, DC fault detection, High impedance fault, Wavelet transformation

1. 서 론

최근 태양광 발전을 포함한 신재생 에너지원의 증가로 에너지 변환 효율을 높이기 위해 DC 망에 대한 관심이 높아지고 있다[1]. DC 계통은 무효전력에 의한 손실이 없어 변환효율이 높고 주파수를 고려하지 않기 때문에 DC 계통간 연계가 용이하다는 장점이 있다. 또한, AC 계통은 수중으로 전력송전 시 임피던스가 증가하여 손실이 매우 커지기 때문에 서남해안에 증가하고 있는 해상풍력 연계 시에도 DC 계통이 고려되고 있는 바, 안정적인 DC 계통 운영 및 고장진단 기술이 요구되고 있다[2].

중성점을 기준으로 교번하는 기존 AC 계통은 전류영점(zero-crossing)에서 차단기를 동작하기 때문에 DC 계통에 비해 차단이 수월하다[3]. 하지만 DC 계통은 AC 계통과 다르게 영점이 없으므로 차단기의 접점 개로 시 발생하는 에너지를 소호하기에 어려움이 있다[1, 4]. 또한, AC 계통에서는 과도 및 차과도 리액턴스 에 의해 고장전류가 상대적으로 천천히 증가하게 된다. 그러나 DC 계통은 리액턴스 성분이 없어 고장 발생 시 고장전류가 빠르게 증가하여 작은 사고로도 전력 생산 및 공급에 큰 영향을 미치게 된다. 이에 따라, DC 계통 고장을 정확하게 감지하여 미연에 방지하거나 사고가 발생하더라도 신속하게 대처 가능한 기술 개발이 진행되고 있다[1, 5].

가장 일반적인 DC 고장 진단 방법은 과전류 보호 방식의 차단방법이다. 저압 DC 계통에서 사용하는 열동전자식 차단기의 경우 정격전류를 초과하는 과전류가 흐르면 트립장치의 히터가 열을 발생하고 히터에 접합된 바이메탈이 만곡되어 개폐기에 연결된 트립바를 회전시키는 방법으로 차단기가 동작한다. 완전전자식(ODP) 차단기는 과전류가 흐를 경우, 전자석의 기자력이 증가하여 철심이 제동 용수철보다 힘이 커지는 방식으로 동작한다. 전자식 차단기는 변류기를 통한 과전류가 전자석을 동작시키는 방식이다[1].

중전압 이상의 DC 계통에서도 고장을 진단하기 위해서 다양한 연구들이 진행되고 있다. [6-8]은 현재 대두되는 방법 중 하나로 직렬 리액터를 이용한다. [6]은 multiterminal HVDC에서 DC 리액터의 전압 변화율을 통해 고장을 진단하는 방법이며[8] 또한, 리액터의 전압을 이용하여 고장을 진단한다. [9]는 고장전류의 주파수가 임계값을 넘어가게 되면 고장을 진단하는 방법이다. 하지만 이러한 방법들에도 단점이 있다.

[6-8]은 직렬리액터를 계통에 삽입하므로 추가적인 지출이 발생하여 계통운영자에게 금전적인 부담으로 작용할 수 있다. 또한, 과전류 기반 고장진단 방법들[6-8]은 접지 임피던스에 영향을 받기 때문에 HIF(High Impedance Fault) 발생 시 고장진단이 어렵다. 지락고장이 발생하게 되면 낮은 접지 임피던스로 인해 큰 고장전류가 발생하는 것이 일반적이나 수목접촉 등과 같이 임피던스가 큰 물체와 접촉하여 발생하는 고장의 경우, 고장전류가 임계값을 초과하지 못하는 HIF가 발생하게 된다. [1] 방식에서 단순히 전류 임계값을 낮추는 방법으로 HIF에 대응하는 것은 위험성이 있다. 계통에 병렬로 부하가 증가하여 부하전류가 증가한 경우, 자칫 정상을 고장으로 인식하여 오동작할 수 있다. 또한 [9]와 같이 주파수임계값을 이용한 방법 또한 선로에서 발생하는 직렬아크, 스위칭소자에 의한 고조파로 인해 오동작할 가능성이 있다. 또한, 접지 임피던스는 날씨와 계절에도 영향을 받기 때문에 임피던스 기반 고장진단 방법인 거리계전기 등이 정확한 위치를 판단할 수 없어, 중첩감시를 필요로 하게 된다.

위의 문제점들은 스위칭소자에 의한 고조파와 고장전류에 의한 과도전류 구분을 통해, 전류증가가 작더라도 고장으로 판단하여 빠르게 차단동작을 진행할 수 있다. 이러한 고장과 정상을 구분짓는 패턴인식문제는 인공신경망을 이용하여 해결할 수 있다[10].

인공신경망(ANN)은 사람의 뇌 속 뉴런의 작용을 본 떠 패턴을 구성한 컴퓨팅 시스템의 일종이다. 인공지능은 각 연구분야에서 고려되고 있는 기술로써 활용가치가 매우 높다고 할 수 있다[11-13]. 특히 인공신경망은 패턴인식문제에 주로 사용되므로, 서론에서 제시한 문제점을 해결하기 위해서 AI가 가진 패턴인식에 특화된 장점을 DC 계통 고장진단 방법에 이식하여 고장/정상을 정확하게 구분하여 차단이 가능하다.

본 논문에서는 DC 계통 사고를 정확하게 감지하고 고장 위치를 특정하기 위해 AI 알고리즘을 적용한 지능형 고장진단 알고리즘을 제안한다. 지락고장 시뮬레이션을 통해 데이터를 추출하고 시계열데이터를 웨이블릿 변환하여 특징량을 추출하고 알고리즘을 학습시켜 고장진단 및 고장위치를 특정할 수 있도록 하였다. 2.1절에서는 matlab 시뮬레이션을 통해 지락고장을 모의하고 고장신호를 분석하여 주파수기반 고장진단 방법의 가능성을 확인한다. 2.2절에서는 지능형 고장진단 알고리즘 학습 과정, 입력 데이터, 학습결과 및 검증과정을 소개한다.

2. 본 론

머신러닝은 사람이 하기 어려운 작업을 대신 수행하는 기계를 학습을 통해 만드는 작업을 의미한다. 따라서 프로그래밍 없이 데이터를 통해 스스로 가중치를 조정하는 방식으로 학습을 진행하므로 양질의 고장데이터를 통해 지능형 알고리즘을 구현할 수 있다.

Fig. 1은 본 논문에서 제안하는 AI-based fault detection algorithm process이다. 전압, 전류 시계열 신호를 측정하고 웨이블릿 변환을 통해 특징량을 추출한다. 이후, Deep Neural Network를 학습시킨다.

Fig. 1. AI-based fault detection algorithm process

../../Resources/kiiee/JIEIE.2023.37.1.033/fig1.png

2.1 DC 계통 고장모의 및 주파수분석

본 연구에서는 시뮬레이션을 통한 고장모의 데이터를 통해 학습을 진행한다. 실제 고장데이터를 이용하는 것이 이상적이나, DC 계통 고장데이터가 충분하지 않아, 노이즈가 포함된 적은 수의 데이터는 과적합 문제가 발생할 우려가 있어 학습 결과가 좋지 않을 수 있다. Fig. 2는 DC RL circuit으로, 시뮬레이션을 통해 모의된 DC 계통고장상황은 Fig. 2와 같이 직류 RL 회로를 통해 과도상태가 해석될 수 있다[14].

전체 전압을 $V_{s}$, 저항에 걸리는 전압과 인덕터에 걸리는 전압을 각각 $v_{R}$, $v_{L}$, 그리고 초기전압을 E로 두고 키르히호프 전압법칙을 통해 다음과 같은 식을 세울 수 있다.

(1)
$V_{s}=v_{L}+v_{R}+E=L\dfrac{di}{dt}+Ri+E$

$f'(t)$는 라플라스 변환하면, $SF(S)-F(0)$이므로, 초기조건을 $I(0)$로 두고 라플라스변환을 하면,

(2)
$\dfrac{V_{s}}{S}=LSI(S)-LI(0)+RI(S)+\dfrac{E}{S}$

$I(S)$로 정리하면, $(\beta =R/L)$

(3)
$I(S)=\dfrac{V_{S}-E}{LS(S+\beta)}+\dfrac{I(0)}{S+\beta}\\ =\dfrac{V_{S}-E}{R}(\dfrac{1}{S}-\dfrac{1}{S+\beta})+\dfrac{I(0)}{S+\beta} $

라플라스 역변환을 시켜주면,

(4)
$i(t)=\dfrac{V_{S}}{R}(1-e^{-\beta t})+I(0)e^{-\beta t}$

인턱터 초기전류를 0이라고 한다면 식은 최종적으로 다음과 같이 정리된다.

(5)
$i(t)=\dfrac{V_{S}}{R}(1-e^{-\beta t})$

이상적인 직류 회로에서 지락 고장이 발생한다면 고장전류는 식5와 같은 형태를 가진다. 하지만 실제 전력계통에서 다른 결과를 보여줄 수 있다. 기기 혹은 선로등이 파손되어 발생하는 아크로 인해 고조파가 발생한다[15]. 따라서 아크고장 검출은 주로 주파수분석을 통해 분석 및 진단된다[16-18]. 본 연구는 AC 계통에서 사용하는 주파수 기반 고장진단 방법을 DC 계통에도 적용하여 정상상태의 맥동성분과 고장상태의 신호를 구분하는 것을 목적으로 한다.

Fig. 3은 매트랩 시뮬링크를 이용한 DC system fault simulation이다. 본 연구에서 모의한 DC 계통은 DC 정전압원을 이용한 것이 아닌 LCC(Line Commutated Converter)방식이다. 따라서 AC전압원이 정류되는 과정에서 맥동형태의 DC가 생성된다. 모델링된 DC 계통은 154kV AC 두 계통이 100kV DC 선로를 통해 연계되어 있다. 싸이리스터를 통해 전력변환이 이루어지며 좌측이 Rectifier 우측이 Inverter이다. DC 선로는 총 300km, 전류는 2000A 이고, 각 AC 계통에는 캐패시터 뱅크 및 고조파필터 총 600Mvar씩 설치되어 있다.

Fig. 4-6은 각각 DC 선로 지락고장에 따른 DC 고장전류를 고장지점, Rectifier, Inverter측에서 측정한 파형으로, 고장발생지점은 300km 선로의 가운데지점에서 고장이 발생한 경우의 전류신호를 시간 및 주파수도메인으로 도시하였다. 계조도로 표현된 주파수도메인은 스케일로그램(scalogram)으로, 시간-주파수 특징을 나타낸다. $x$축은 시간축, $y$축은 주파수를 나타낸다. 색을 통해 해당 영역의 주파수성분이 많음을 나타낸다. 그림을 통해 고장발생 직후 고장전류가 빠르게 증가하며, 고조파가 나타나는 것을 확인할 수 있다.

(6)
$정규화주파수=\dfrac{Frequency}{Samplingrate}$

Fig. 4는 DC system line-ground fault analysis이다. DC 계통에서 고장점에서 전류를 측정한 값으로, 고장이 발생하기 전에는 지락전류가 없기 때문에 0의 값을 보이고 지락고장이 발생하자 고장전류 6000A를 확인할 수 있다. 시뮬레이션 샘플타임은 $5\times 10^{-5}$이며, 전류 측정은 2초 동안 20000번 측정$(1\times 10^{-4})$하였다. $y$축의 단위는 $rad/s$ 이므로 525Hz 정도의 주파수가 발생한 것을 확인할 수 있다.

Fig. 5는 DC system line-ground fault current analysis – rectifier side이다. rectifier 측에서 측정한 고장전류 파형으로, Fig. 4와 주파수성분의 크기만 다를 뿐, 전체적인 비율은 유사한 것을 확인할 수 있다.

Fig. 6은 DC system line-ground fault current analysis – inverter side이다. DC 계통의 맥동전류의 주파수 성분이 고장발생 직후부터 변화하며, 과도상태에 도달한 이후에도 주파수 성분이 상이함을 알 수 있다. 또한, 주파수 성분의 비율은 Fig 4, 5와 유사함을 알 수 있다. 따라서, Fig. 4-6을 통해 측정위치에 따라서, 주파수 성분의 크기만 다를 뿐 세 지점이 동일하다는 것을 확인할 수 있다.

Fig. 7은 fault current by distance – inverter side이다. 인버터 측에서 고장전류를 측정하고, 측정지점과의 거리에 따른 고장전류가 도시되어 있다. 과전류 기반 고장진단 방법은 거리에 따라 고장전류가 줄어드는 것을 이용하지만, 본 시뮬레이션에서는 정상상태 고장전류 값이 오히려 줄어든 것을 확인할 수 있어, 기존 방법으로 고장진단이 어려움을 알 수 있다. 더 가까운 곳에 위치한 고장일수록 주파수가 작고 고장전류 감쇄가 느린 것을 확인할 수 있다.

Fig. 8은 fault current by distance – rectifier side이다. rectifier 측에서 고장전류를 측정하고, 측정지점에 따라 고장전류가 도시되어 있다. 250km지점과 150km 지점의 고장전류 peak 값 및 정상상태 전류는 비슷한 값을 가지므로 Fig. 7과 마찬가지로 과전류 기반 고장진단 장치로 고장위치를 판단하는 것은 어려울 것으로 보인다.

Fig. 9는 fault current analysis by distance이다. Fig. 8에 도시된 전류신호를 주파수도메인에서 분석한 내용이 도시되어 있다. Fig. 9(a)는 1.501e+4에서 주 성분이 되는 정규화주파수는 0.05이고 (b)는 0.11, (c)는 0.07 이다. 크기 또한 각각 127.2, 270.5, 385.7의 값을 가진다. 이를 통해서 주파수 비율이 고장위치에 따라서 항상 비례함은 아님을 확인할 수 있으며 주파수임계값을 이용한 고장진단 방법이 아닌 고장의 패턴을 인식할 수 있는 방법이 요구됨을 확인할 수 있다.

Inverter, Rectifier 양측에서 측정한 값을 주파수분석하여 주파수기반 고장여부 판단 및 고장위치판단이 가능하다는 것을 확인하였다. 시뮬레이션상에서는 측정 개소가 하나로도 충분한 것으로 보이나, 고장발생 시 접지 임피던스는 날씨에 영향을 받기 때문에 측정개소를 2개로 하는 것이 더 정확할 것이다. 만약 측정개소를 하나만 사용해야 한다면, Rectifier 측에서 측정하는 것이 주파수 분포가 더 뚜렷하므로 Rectifier 측에 설치하는 것이 더 타당하다.

Fig. 2. DC RL circuit

../../Resources/kiiee/JIEIE.2023.37.1.033/fig2.png

Fig. 3. DC system fault simulation

../../Resources/kiiee/JIEIE.2023.37.1.033/fig3.png

Fig. 4. DC system line-ground fault analysis

../../Resources/kiiee/JIEIE.2023.37.1.033/fig4.png

Fig. 5. DC system line-ground fault current analysis - rectifier side

../../Resources/kiiee/JIEIE.2023.37.1.033/fig5.png

Fig. 6. DC system line-ground fault current analysis - inverter side

../../Resources/kiiee/JIEIE.2023.37.1.033/fig6.png

Fig. 7. Fault current by distance – inverter side

../../Resources/kiiee/JIEIE.2023.37.1.033/fig7.png

Fig. 8. Fault current by distance – rectifier side

../../Resources/kiiee/JIEIE.2023.37.1.033/fig8.png

Fig. 9. Fault current analysis by distance

../../Resources/kiiee/JIEIE.2023.37.1.033/fig9.png

2.2 제안된 지능형 고장진단 알고리즘

2.1절에서 고장전류를 분석한 결과, 주파수 변화를 통해 고장 특징을 확인하였다. 따라서 본 논문에서는, 주파수성분을 입력으로 하는 지능형 고장진단 알고리즘을 제안한다. Fig. 10은 proposed algorithm flowchart로 본 연구에서 제안하는 지능형 고장진단 알고리즘의 논리 순서를 도시한다.

Rectifier, Inverter 측에서 측정한 고장전류를 웨이블릿 변환하여 특징량을 추출한다. 이후, 1차원 형태로 데이터를 변환하기 위해 Flatten 과정을 거친다. 데이터는 고장 여부를 판단하는 이진분류기와 고장 위치를 판단하는 분류기를 거쳐 최종적으로 고장정보를 차단기 측에 송부하여 차단동작을 수행하도록 한다.

Fig. 11은 웨이블릿 변환이 시간 해상도와 주파수 해상도를 동시에 높일수 있다는 장점을 보여준다. 웨이블릿 변환은 푸리에변환의 단점을 보완하기 위해 등장한 방법으로 유한한 기저함수를 사용하므로 전력계통에서 고장이 발생하는 경우와 같이 과도신호를 분석할 때 용이하다. Fig. 4-9에서, 고장전류 과도상태에 발생하는 고조파는 sine wave형태를 가지므로 본 연구에서는 삼각함수와 유사한 형태를 가진 Gabor 함수를 모함수로 사용하였다. Gabor 함수는 복소지수 (Complex Exponential)로 표현되며 Gaussian Kernel과 Complex Sinusoid의 곱으로 표현할 수 있으며 실수부를 gabor sine, 허수부를 gabor cosine으로 구분하면 다음과 같이 표현할 수 있다.

(7)
$g(x)=g_{e}(x)+ig_{0}(x)$
(8)
$g(x)=\dfrac{1}{\sqrt{2\pi\sigma}}e^{-\dfrac{x^{2}}{2\sigma^{2}}}\cos(2\pi\omega_{0}x)$
(9)
$g(x)=\dfrac{1}{\sqrt{2\pi\sigma}}e^{-\dfrac{x^{2}}{2\sigma^{2}}}\sin(2\pi\omega_{0}x)$

시계열 데이터를 웨이블릿 변환한 후, DNN(Deep Neural Network)의 입력으로 하여 모델을 학습시켰다. 인공신경망(ANN)은 뉴런이라는 뇌의 신경세포망 동작원리에 기초한다. ANN은 입력층, 은닉층, 출력층으로 구성되어 있으며 DNN(Deep Neural Network)는 은닉층이 2개 이상인 경우이다. 뉴런은 입력을 출력을 다음 뉴런에 전달하게 되며 이는 식 10으로 표현할 수 있다. b는 bias를, x는 뉴런의 입력, w는 weights, n은 레이어에서 들어오는 입력의 수를 나타낸다.

(10)
$f(b+\sum_{i=1}^{n}x_{i}w_{i})$

본 연구에서는 활성화함수 f로 ReLu(Rectified Linear unit) 함수를 사용하였으며 역전파(back propagation)을 이용하여 가중치를 조정하였다. 또한, 학습 과정에서 에측된 값과 실측된 값의 차이를 최소화하는 방향으로 학습이 진행될 때 필요한 손실함수로는 CEE(Cross Entropy Error)를 사용하였다. 손실함수 식은 식 11로 정의된다.

(11)
$L_{CE}=-\sum_{i=1}^{n}t_{i}\log(p_{i})$

Fig. 10. Proposed algorithm flowchart

../../Resources/kiiee/JIEIE.2023.37.1.033/fig10.png

Fig. 11. Fourier, wavelet comparison diagram

../../Resources/kiiee/JIEIE.2023.37.1.033/fig11.png

2.2.1 입력 데이터

본 연구에서는 Fig. 3의 matlab simulink model을 통해 DC 계통 고장진단을 모의하여 데이터를 수집하였다. 고장상황 시뮬레이션 108번, 정상상황 시뮬레이션 108으로 총 216번의 시뮬레이션을 진행하였다.

Fig. 12는 rectifier side fault current mesh plot이다. mesh plot은 3차원 데이터를 표현하는 그래프로 heatmap과 유사하게 색상으로 데이터의 크기를 표현한다. 108번의 고장 시뮬레이션은 세 구역에서 위상을 10도씩 바꿔가며 36번씩 진행하였다. Fig. 12의 A, B, C는 각각 50km, 150km, 250km 거리에서 고장이 발생한 경우의 고장전류 시계열 데이터로 거리에 따라 고장전류의 크기가 달라짐을 알 수 있다. 고장전류 크기를 통해 Fig. 8의 거리별 고장전류 크기가 A, B, C를 대표함을 알 수 있다. 사용한 샘플의 수는 2500으로 고장발생 직후 0.25초 동안의 시계열데이터를 수집하였다.

Fig. 13은 DNN input data mesh plot으로 고장전류 시계열데이터는 주파수변환된 후, 배열화되어 Fig. 13과 같이 정리된다. 108번씩 시뮬레이션을 진행하였으므로 instances(사례)는 108이며 feature는 2980이다. Fig. 13Fig. 9에 표현된 Rectifier 측의 주파수영역과 Inverter측의 주파수영역을 1차원 형태로 배열화한 것이다. Fig. 13을 통해 각 고장위치가 가지는 패턴을 확인할 수 있다.

Fig. 12. Rectifier side fault current mesh plot

../../Resources/kiiee/JIEIE.2023.37.1.033/fig12.png

Fig. 13. DNN input data

../../Resources/kiiee/JIEIE.2023.37.1.033/fig13.png

2.2.2 학습 결과

Fig. 10에 도시된 것처럼, 본 연구에서는 DNN을 통해 고장여부를 판단하는 모델과 고장위치를 판단하는 모델을 학습시켰다. Fig. 14는 Learning result confusion chart이다.

confusion matrix는 기계 학습 등 통계적 분류 알고리즘의 학습 결과 및 성능을 행렬의 형태로 나타낸 표이다. 행렬의 열은 에측된 클래스, 행은 실제 클래스를 나타낸다. Fig. 14(a) 에서 1행1열 값은 fault 클래스를 fault로 잘 판단한 경우로 TN(True Negative)으로 표현한다. normal 클래스를 normal클래스로 판단한 경우는 TP(True Positive), normal을 fault로 판단하면 FN(False Negative) fault를 normal로 판단한다면 FP(False Positive)이다. 위 4개 값을 통해 정확도(Accuracy), 정밀도(Procision), 재현도(Recall), F1 Score를 계산하여 성능을 수치화할 수 있다. Fig. 14는 오분류가 없어, FP, FN이 0이므로 4개 값은 각각 식12-15와 같다.

(12)
$Accuracy =\dfrac{TP+TN}{TP+FN+FP+TN}= 1$
(13)
$Precision =\dfrac{TP}{TP+FP}= 1$
(14)
$Recall =\dfrac{TP}{TP+FN}= 1$
(15)
$F1-score = 2\times\dfrac{Precision\times Recall}{Precision+Recall}= 1$

Fig. 14(a)는 고장 여부를 판단하도록 108개의 정상 데이터와 108개의 고장데이터를 사용하여 이진 분류(Binary Classification) 학습을 진행한 결과를 나타낸다. Fig. 14(b)는 고장 위치를 판단할 수 있도록 108개의 고장데이터를 사용하여 학습을 진행하였고, 알고리즘은 3개의 클래스를 분류하도록 학습되었다. 데이터가 불균형할 때 데이터가 많은 클래스로 치우쳐져 학습이 진행될 수 있으므로 두 알고리즘 모두 각 클래스의 데이터가 같은 수를 가지도록 하여 학습을 진행하였으며 두 모델의 정확도는 100%를 보였다.

Fig. 14. Learning result confusion chart

../../Resources/kiiee/JIEIE.2023.37.1.033/fig14.png

2.2.3 알고리즘 검증

본 연구에서 제안하는 고장위치 및 고장여부를 판단하는 알고리즘은 사용한 사례 수보다 Feature가 많으므로 과적합 상황이 우려되어, 추가적인 데이터를 통한 검증이 요구된다. 지락고장 및 접지임피던스를 증가시킨 HIF 고장데이터로 검증을 실시하였다.

AC 전압원 측의 위상을 고정하고, 고장지점의 접지저항을 고정하여 고장 위치를 50km 거리부터 250km 까지 바꿔가며 21번의 지락고장 시뮬레이션을 진행하여 검증 데이터를 획득하였다. Table 1 verification result은 고장진단 알고리즘의 진단결과를 나타내는 표이다. 검증시에도 100% 결과를 보였다.

Fig. 16은 HIF data for verification이다. DC 고장점에 접지저항을 추가하여 HIF 고장을 모의한 Rectifier 측에서 측정한 고장전류를 도시하였다. 접지임피던스가 커질수록 고장전류가 상대적으로 작은 것을 확인할 수 있다. Table 2. HIF verification은 접지저항에 따른 알고리즘 검증 결과이다. 고장진단 알고리즘이 주파수성분의 변화를 인지하고 고장을 진단하는 것을 확인하였다.

Fig. 15. Fault data for verification

../../Resources/kiiee/JIEIE.2023.37.1.033/fig15.png

Fig. 16. HIF data for verification

../../Resources/kiiee/JIEIE.2023.37.1.033/fig16.png

Table 1. Verification result

Validation No.

Fault diagnosis algorithm

Fault location algorithm

1

fault

location 1

2

fault

location 1

3

fault

location 1

4

fault

location 1

5

fault

location 1

6

fault

location 2

7

fault

location 2

8

fault

location 2

9

fault

location 2

10

fault

location 2

11

fault

location 2

12

fault

location 2

13

fault

location 2

14

fault

location 2

15

fault

location 2

16

fault

location 3

17

fault

location 3

18

fault

location 3

19

fault

location 3

20

fault

location 3

21

fault

location 3

Table 2. HIF verification

Validation No.

Fault resistance Ron($\Omega$ )

Fault diagnosis algorithm

1

100

fault

2

200

fault

3

300

fault

4

400

fault

5

500

fault

6

600

fault

7

700

fault

8

800

fault

9

900

fault

10

1000

fault

3. 결론 및 향후 연구

본 논문은 DC 계통에서 고장여부 및 고장위치 진단을 위한 지능형 고장진단 알고리즘을 제안한다. 기존 과전류 기반 및 주파수 임계치를 이용한 고장진단 방법은 접지 임피던스에 영향을 받기 때문에 계절과 날씨에 영향을 받아 정확한 고장위치를 특정하기 어렵다는 단점이 있다. 본 연구에서는 싸이리스터로 연계된 직류계통에서 고장시뮬레이션을 진행하였으며 DC 계통에서 고장전류를 주파수변환하여 특징량을 추출하고 DNN을 학습시켰다. 이를 위해 선행적으로 DC 계통에서 고장신호를 분석하여 특징량 추출 방법의 효용성을 검증한 후, AI 알고리즘 학습을 진행하였다. 고장여부 및 고장위치 진단 알고리즘의 학습결과는 100%를 보였으며 과적합 여부 등을 판단하기 위한 성능검증을 실시하였다.

본 방법으로 시뮬레이션 상에서는 고장 진단이 가능하나, 실 적용을 위해서는 더 다양한 고장신호로 알고리즘을 보완할 필요가 있다. 우선 고장여부 진단 알고리즘은 정상신호, 지락시 전류 두 신호를 통해서 학습을 진행하였으나 부하의 증가 혹은 부하 탈락 및 서지 혹은 뇌서지의 발생, 계통에서 발생하는 일시적인 고장, 직렬아크, 병렬아크 등 다양한 상황이 발생할 수 있으므로 여러 가지 상황에서 알고리즘 테스트가 진행되어야 한다. 또한, 고장위치 진단 알고리즘을 학습하기 위해 데이터를 3개의 클래스로 구분하였으므로 분류경계면에 위치한 데이터 즉, 고장위치가 Rectifier측에서 100km 떨어진 곳 혹은 200km 떨어진 곳에서 발생한 고장의 경우에는 정확한 고장위치 판단이 어렵다. 향후 알고리즘 성능 향상을 위해 시뮬레이션 및 실제 데이터 등 다양한 고장신호를 적용하고 인공신경망의 Layer 구성을 바꾸어 적용하는 과정이 이루어져야 할 것이다.

Acknowledgement

본 과제(결과물)는 2022년도 교육부의 재원으로 한국연구재단의 지원을 받아 수행된 지자체-대학 협력기반 지역 혁신 사업의 결과임. (2021RIS-002)

본 연구는 한국전력공사의 2022년 착수 사외공모 기초연구 사업에 의해 지원되었음. (과제번호:R22XO02-20)

References

1 
Seongjun Park, Seongmi Park, and Junghwan Lee, “DC Distribution and DC Circuit Breaker Technology Trends,” The Korean Institute of Electrical Engineers, Vol. 64, No. 11, pp. 27-33, 2015.URL
2 
Cheol-Hee Yu, et al., “A Feasibility Study on DC Microgrids Considering Energy Efficiency,” The transactions of The Korean Institute of Electrical Engineers, Vol. 60, No. 9, pp. 1674-1683, 2011.DOI
3 
Jin-Kyo Chong, Ki-Dong Song, Woo-Young Lee, and Gyu-Tak Kim, “A Study on Arc Conductance of Puffer Type SF6 GCB at Current Zero Period,” The transactions of The Korean Institute of Electrical Engineers, Vol. 59, No. 2, pp. 328-332, 2010.DOI
4 
Hyungjin Bae, Jongmin Jo, Taepung Ahn, and Hanju Cha, “Implementation and Verification of Semiconductor Breaker for DC Distribution,” Power Electronics Conference, pp. 132-133, 2017.URL
5 
Hyo-sang Choi, “Development Status of HVDC System and DC Circuit Breaker Technology,” The Korean Institute of Electrical Engineers, Vol. 65, No. 8, pp. 21-27, 2016.URL
6 
R. Li, L. Xu, and L. Yao, “DC Fault Detection and Location in Meshed Multiterminal HVDC Systems Based on DC Reactor Voltage Change Rate,” in IEEE Transactions on Power Delivery, Vol. 32, No. 3, pp. 1516-1526, 2017, doi: 10.1109/TPWRD.2016.2590501.DOI
7 
I. Jahn, N. Johannesson, and S. Norrga, “Survey of methods for selective DC fault detection in MTDC grids,” 13th IET International Conference on AC and DC Power Transmission (ACDC 2017), 2017, pp. 1-7, doi: 10.1049/cp.2017.0041.DOI
8 
Chengyu Li, Aniruddha M. Gole, Chengyong Zhao, “A Fast DC Fault Detection Method Using DC Reactor Voltages in HVdc Grids,” IEEE Transactions on Power Delivery, Vol 33, No 5, pp. 2254-2264, 2018.DOI
9 
Y. Li, et al., “DC Fault Detection in MTDC Systems Based on Transient High Frequency of Current,” in IEEE Transactions on Power Delivery, Vol. 34, No. 3, pp. 950-962, 2019, doi: 10.1109/TPWRD.2018.2882431.DOI
10 
Q. Yang, J. Li, S. Le Blond, and C. Wang, “Artificial Neural Network Based Fault Detection and Fault Location in the DC Microgrid,” Energy Procedia, Vol. 103, pp. 129-134, 2016.DOI
11 
Minkyung Baek, et al, “Accurate Prediction of Protein Structures and Interactions Using a Three-track Neural Network,” Science, 2021 (DOI: 10.1126/science.abj8754)DOI
12 
Pedro Domingos, “The Master Algorithm: How the Quest for the Ulitmate Learning Machine will Remake Our World,” Basic Books, 1st Ed., 2015.URL
13 
A. Krizhevsky, I. Sutskever, and G. E. Hinton, “Imagenet Classification with Deep Convolutional Neural Networks,” Advances in Neural Information Processing Systems, 25, 2012.URL
14 
Rashid, Muhammad H., ed. “Power electronics handbook. Butterworth-heinemann,” 2017.URL
15 
Underwrites Laboratories Inc. UL1699, “Arc-Fault Circuit- Interrupters,” 2003.URL
16 
Suyong Chae, Jinju Park, Sukin Park, and Soobin Han, “Series DC Arc Fault Detection Algorithm Using Time and Frequency Domain Information,” Power Electronics Conference, pp. 427-428, 2015.URL
17 
Won-Sik Ko, Won-Sik Moon, Sun-Bae Bang, and Jae-Chul Kim, “Analysis of Ignition Time/Current Characteristics and Energy when Series Arc-Fault Occurs at Rated 220V,” The transactions of The Korean Institute of Electrical Engineers, Vol. 62, No. 8, pp. 1184-1191, 2013.DOI
18 
Jeongwoon Ahn and Yong-Taek Oh, “Series Arcing Fault Detection Method Using Harmonics Analysis of Supply Current,” Journal of the Korean Institute of Illuminating and Electrical Installation Engineers, Vol. 28, No. 12, pp. 30-37, 2014.DOI

Biography

Jun-Soo Che
../../Resources/kiiee/JIEIE.2023.37.1.033/au1.png

He received B.S. in 2019 and M.S. n 2021 at Mokpo National University. He is currently a Ph.D. course in Electrical Engineering from the Mokpo National University of Korea. His primary work is in the areas of Power grid and power electronics

Su-Han Pyo
../../Resources/kiiee/JIEIE.2023.37.1.033/au2.png

He received B.S. in Electrical Engineering from the Mokpo National University of Korea, in 2018. He Has M.S. degree in Electrical Engineering from the Mokpo National University of Korea, in 2020. He is currently a Ph.D. course in Electrical Engineering from the Mokpo National University of Korea.

Tae-Hun Kim
../../Resources/kiiee/JIEIE.2023.37.1.033/au3.png

He received B.S. in Electrical Engineering from the Mokpo National University of Korea, in 2017. He Has M.S. degree in Electrical Engineering from the Mokpo National University of Korea, in 2020. He is currently a Ph.D. course in Electrical Engineering from the Mokpo National University of Korea.

Byeong-Hyeon An
../../Resources/kiiee/JIEIE.2023.37.1.033/au4.png

He received a B.S. and M.S. from Mokpo National University of Korea and he is currently Ph.D. course in Electrical Engineering from the Mokpo National University of Korea since 2021. His primary work is in the areas of Power grid connection and Power Conversion device design.

Jae-Deok Park
../../Resources/kiiee/JIEIE.2023.37.1.033/au5.png

He received B.S. in 2019 and M.S. in 2021 at Mokpo National University. He is currently a Ph.D. course in Electrical Engineering from the Mokpo National University of Korea. His primary work is in the areas of Power grid connection and Power Conversion device design.

Tae-Sik Park
../../Resources/kiiee/JIEIE.2023.37.1.033/au6.png

He received the Ph.D. degree from Korea University, in 2000, in electrical engineering. He was with Samsung Advanced Institute of Technology as a Senior Research Engineer in 2000. From 2005 to 2013, he was an Administrative Official at Korea Intellec-tual Property Office, Daejeon, Korea. In 2011, he was a Research Fellow at the University of Michigan-Dearborn. In 2013, He joined the Department of Electrical and Control Engineering.