2.1 PSFB 컨버터

Fig. 2는 일반적인 PSFB 컨버터 회로도로, 1차 측은 스위칭 소자가 풀 브리지(full bridge) 구조로 구성되어 있고, 2차 측은 정류회로로 구성된다. PSFB 컨버터는 SW1과 SW2로 구성된 진상 레그와 SW3와 SW4로 구성된 지상 레그의 위상 지연 정도에 따라 컨버터의 전압 이득이 결정되는 방식이다. Fig. 3은 PSFB 컨버터의 동작 파형이며, 모드별 동작은 다음과 같다. M1 구간의 경우, SW1, SW4가 턴-온이 된 상황이다. 해당 구간에서 전원 측 전력이 2차 측 출력단에 공급되며, $V_{P}$의 경우, $V_{i}$와 전압이 같아진다. 이후 SW1이 턴-오프 시, M2 구간이 시작된다. SW1의 병렬 연결된 기생 커패시턴스인 $C_{sn1}$이 충전되며, SW2의 병렬 연결된 기생 커패시턴스인 $C_{sn2}$가 방전 된다. 해당 구간은 SW1과 SW2의 양단 전압이 $V_{i}$, 0V가 될 때까지 지속된다. 이후 전류가 양의 방향이며, SW2의 양단 전압이 0V가 되었기에 SW2의 역병렬 다이오드인 $D_{2}$가 도통 된다. 변압기의 양단 전압은 0V가 되어 식 (1)과 같이 전류가 하강하며, 이때 SW2의 턴-온 신호가 인가되어야 한다.

N은 $n1/n2$로 변압기 턴 수비이며, $L_{s}$는 1차 측 인덕턴스이며, $L_{f}$는 2차 측 인덕턴스이다. SW4가 턴-오프되었을 때, M3 구간이 시작되며, SW3의 병렬 연결된 기생 커패시턴스인 $C_{sn3}$이 방전되고 SW4의 병렬 연결된 기생 커패시턴스인 $C_{sn4}$가 충전된다. 해당 구간은 SW3과 SW4의 양단 전압이 0V, $V_{i}$가 될 때까지 지속하며, SW3의 양단 전압이 0V에 도달 이후 SW3의 역병렬 다이오드인 $D_{3}$가 도통 된다. 해당 구간에서 변압기의 양단 전압은 $V_{P}= -V_{i}$가 되어 식 (2)와 같이 전류가 급격히 하강하며, 이때 SW3의 턴-온 신호가 인가되어야 한다.

M3 구간에서 $L_{f}$에 저장되어 있던 전류가 환류해 2차 측의 다이오드를 모두 도통시키며 1차 측은 부하 측으로 전력 전달이 이뤄지지 않는다. 변압기 1차 측 전류인 $I_{r}$의 극성이 양에서 음으로 변하는 구간에서 M4 구간이 시작되며, 이때 SW2와 SW3의 다이오드에서 스위치로 전류 흐름이 바뀐다. SW2와 SW3의 양단 전압은 다이오드 도통으로 스위치가 켜지기 전 0V를 형성해 ZVS 턴-온을 만족하면서 스위치 손실이 저감된다. M4 구간 이후 2차 측에 전력이 전달되며, 남은 주기 동안 대칭적으로 M1 구간부터 시작된다.

PSFB 컨버터는 ZVS 턴-온이 가능해 스위칭 손실 저감으로 인한 고주파수 구동이 가능하다는 특징이 있다. 즉 턴-오프시의 스위칭 손실만 고려하면 되며 스위치와 병렬로 스너버 커패시터를 부착해 턴-오프 손실을 저감시킬 수 있다. 다만 인덕터의 저장된 에너지가 스위치의 기생 커패시턴스 및 스너버 커패시터에 저장된 에너지를 방전시켜야 ZVS 턴-온이 가능하기에 ZVS 가능 범위, 스너버 커패시터 설계 등에 대한 추가적인 고려가 요구된다.

고전압 전원 장치를 구현하는 과정에서는 변압기의 높은 턴 수비로 인해 변압기 내부에 기생 커패시턴스가 필연적으로 존재하게 된다. 또한, Cockcroft-Walton 배압 회로에서 사용되는 커패시터들이 1차 측 회로에 병렬로 연결됨에 따라 인덕턴스와의 상호작용으로 공진 특성에 영향을 미친다. 따라서 기존의 일반적인 PSFB 컨버터의 구동 파형과 달리, CWVM 기반 고전압 전원 장치에서는 추가적인 파형 분석 및 공진 현상에 대한 심층적인 고찰이 요구된다.

Fig. 2. Schematic of the PSFB converter

Fig. 3. Waveforms of the PSFB converter

2.2 Cockcroft-Walton 배압 회로

Fig. 4는 4층 구조의 CWVM 회로로 정현파의 입력 전압을 인가했을 때의 회로도이다. 먼저 $V_{ac}$가 음 전압일 때, ① 에 해당하는 $a_{0}- a_{1}$ 경로로 다이오드가 도통 되면서 $V_{ac}$전압이 $C_{1}$에 걸리게 되고, $V_{P}$의 최댓값인 $V_{\max}$의 전압이 충전된다. $V_{ac}$가 음의 최댓값을 지나 양의 전압으로 변하는 반 주기 동안 ②에 해당하는 $a_{1}- a_{1}'- a_{0}$ 경로로 다이오드가 도통하여 커패시터 $C_{2}$에 $C_{1}$의 걸린 $V_{\max}$의 전압과 $V_{P}$의 전압이 더해져 $2V_{\max}$가 충전된다. 해당 구간을 $C_{3}$~$C_{8}$의 전압이 $2V_{\max}$로 충전될 때까지 반복해 최종적으로 평활 커패시터(smoothing capacitor)에 해당하는 $C_{2},\: C_{4},\: C_{6},\: C_{8}$열의 전압이 더해져 $2n V_{\max}$인 $8V_{\max}$의 출력 전압이 형성된다.

Fig. 4. Schematic of the CWVM

하지만 CWVM 회로를 통해 부하 측으로 전력이 인가될 때는 출력 전압($V_{out}$)이 $2n V_{\max}$로 고정되는 것이 아닌 각 층에 있는 커패시터의 전하 충·방전에 의해 전압 리플(δV(peak to peak)), 전압 강하(△$V_{o}$)가 발생한다. 전압 리플은 평활 커패시터에 해당하는 $C_{2},\: C_{4}\ldots C_{2n}$에 충전되어 있던 전하가 부하 쪽으로 방출되면서 발생하며, $k$층 커패시터인 $C_{2k}$의 전압 리플은 식 (3)과 같다.

전압 리플은 더 낮은 층일수록 커지며, 평활 커패시터의 전압 리플을 더한 출력 전압의 전압 리플은 식 (4)와 같다.

전압 강하는 충·방전이 일어나는 모든 커패시터에서 발생한다. 무부하 시, $C_{2n}$ 양단에는 $2V_{\max}$의 전압이 유지되지만, 부하가 존재할 시 $C_{2},\: C_{4}\ldots C_{2n}$의 각 커패시터에서 잃은 전하만큼 다시 $C_{1},\: C_{3}\ldots C_{2n-1}$에서 얻게 되며, $k$층 커패시터인 $C_{2k}$의 전압 강하는 식 (5)와 같다.

전압 강하는 더 높은 층일수록 커지며, 모든 커패시터 값이 동일할 시, 출력 전압의 전압 강하는 식 (6)과 같다.

해당 수식도 전압 리플과 마찬가지로 더 낮은 층의 커패시터가 전압 강하에 큰 영향을 미치며, 층수가 많을수록 전압 강하가 증가한다.

CWVM 회로는 전체 출력 대비 비교적 각 소자가 부담하는 전압 정격이 작다는 장점이 있다. 또한, CWVM 회로는 각 층 전압의 합이 전체 출력 전압이 되어 출력을 변화시키고자 할 때 층수를 추가하거나 제거할 수 있어 설계가 용이하다는 장점이 있다. 하지만 출력 전압을 높이기 위해서는 층수를 높여야 하고, 높은 층수는 큰 전압 리플 및 강하를 발생시켜 출력 전압 품질이 낮아지는 문제가 있다.

2.3 배압 회로 설계

높은 출력 전압에서도 낮은 전압 리플 및 강하를 위해 일반적인 CWVM을 응용한 다양한 토폴로지가 존재하며, 해당 회로는 Fig. 5와 같다. Fig. 5(a)의 직렬 양극-음극 배압 회로(series positive-negative voltage multiplier: 이하 SPNVM)는 CWVM를 직렬 연결한 회로로, 양극과 음극에서 발생한 전압 리플이 서로 상쇄되어 일반적인 CWVM 대비 전압 리플이 줄어드는 특징이 있다. Fig. 5(b)의 대칭형 배압 회로(symmetrical voltage multiplier: 이하 SVM)는 기존 CWVM에서 진동하는 커패시터 열(ocillating column)인 $C'_{1},\: C'_{3}\cdots C'_{2n-1}$열을 추가해 180도 위상차를 가진 두 전압원에 의해 전압 리플이 상쇄되며, Fig. 5(c)의 하이브리드 대칭형 배압 회로(hybrid symmetrical voltage multiplier: 이하 HSVM)는 SVM에서 가장 낮은 1층을 브리지 정류기로 대체한 회로이다^[9-11]. 모든 회로에서 평활 커패시터는 $C_{2},\: C_{4},\: C_{6},\: C_{8}$로, 해당 커패시터의 합으로 출력 전압이 결정된다.

HSVM은 다른 토폴로지와 달리 1층을 브리지 정류기로 대체했기에 배압 회로로 사용되는 층이 다른 회로에 비해 줄어들어 전압 리플 및 강하가 저감되며 과도 구간이 짧다는 장점이 있다. 또한, HSVM 회로는 CWVM, SPNVM 회로와는 다르게 평활 커패시터가 진동하는 커패시터를 통해 방전되지 않으며, 한 주기 내 충전되는 구간이 2번 존재해 전압 리플 및 강하가 작다는 특징이 있다. HSVM의 전압 리플 및 강하 수식은 식 (7)~(9)와 같다.

Fig. 5. (a) Schematic of the SPNVM, (b) SVM and (c) HSVM

Fig. 6. Output waveform for each voltage multiplier circuit

식 (8), (9)는 평활 커패시터와 진동하는 커패시터가 같을 때의 식이며, 수식을 통해 주파수 및 커패시터값이 빠르고 작을수록 전압 리플 및 강하가 저감됨을 알 수 있다.

60kV, 6mA 고전압 전원 장치 구현 및 HSVM이 전압 리플 및 강하 측면에서 우수함을 검증하기 위해 CWVM, SPNVM, SVM, HSVM 총 4가지의 토폴로지를 비교한다. 모두 같은 층수인 4층 구조를 기준으로 비교했으며, 구동 주파수 $f_{s}= 400k Hz$, 커패시터 $C = 1n F$ 로 동일한 조건에서 진행했다.

Fig. 6은 PSPICE를 이용한 시뮬레이션 결과로 정상 상태일 때의 회로별 출력 전압 파형이다. 출력 전압은 CWVM, SPNVM, SVM, HSVM 순으로 48.58kV, 56.32kV, 51.65kV, 58.36kV이며, 전압 리플은 2.2kV, 427V, 2.3kV, 241V이다. 결과적으로 HSVM 회로가 다른 토폴로지 대비 전압 리플 및 전압 강하 측면에서 우수한 것을 확인할 수 있다.

본 논문에서는 Fig. 1의 2차 측과 같이 HSVM를 양극성으로 구성해 양극과 음극에서 출력 전압의 절발씩 각각 출력하는 구조로 최종 설계했다. 출력 전압은 양극과 음극의 전위차이며, 동일 출력 전압을 단 배압으로 제작할 때보다 층수가 절반으로 줄어들어 층수에 따라 기하급수적으로 증가하는 전압 리플 및 강하를 비교적 저감시킬 수 있다. 또한, 최대 전압이 60kV가 아닌 +30kV, -30kV로 접지와의 절연 설계 측면에서 수월하다는 장점이 있다.