2.2 스위칭 동작 분석
전력 반도체 스위칭 소자는 그림. 3과 같이 게이트-소스 전압 ($V _{gs}$)이 인가되어 문턱전압($V _{th}$)에 도달할 때 스위치가 턴-온되면서 드레인-소스 간의 전류($I
_{ds}$)가 흐르기 시작한다. 이 전류가 포화되는 Miller Plateau 영역이 되는 $V _{plateau}$ (이하 $V _{p}$)에
도달하게 되면 드레인-소스 전압이 감소되기 시작한다[5,6]. 따라서 턴-온시 발생되는 스위칭 손실은 t1~t3 시간에 발생하게 된다.
그림. 3. 스위칭 온-오프 동작 특성 곡선
Fig. 3. Switching on-off operating characteristic curve
스위치 턴-오프시에도 먼저 게이트-소스 전압 ($V _{gs}$)이 감소하게 되고 이 전압이 Miller Plateau 영역이 되는 $V _{plateau}$에
도달하게 되면 드레인-소스 전압($V _{ds}$)이 증가하기 시작한다[7]. 이후 드레인-소스 전압이 포화되면 드레인-소스 간 전류($I _{ds}$)가 감소하기 시작하고, 이 전류는 게이트-소스 전압이 문턱전압($V
_{th}$) 이하로 떨어지게 되면, 스위치가 턴-오프 되면서 전류가 차단된다. 따라서 턴-오프시 발생하는 스위칭 손실은 t4~t6 시간에 발생하게
된다.
그림. 4는 PWM 신호를 이용하여 게이트-소스를 턴-온할 때, PWM 신호 유형에 따른 파형을 나타낸 그림이다. 이상적인 구형파 펄스에 의한 신호에 대한
$V _{gs}$ 신호와 실제적으로 고주파 스위칭 노이즈가 포함된 경우, 그리고 본 논문에서 제안하는 노이즈 제거를 이용한 경우에 대한 파형을 비교하였다.
그림. 4에서 보는 바와 같이 이상적인 경우를 기준으로 본 연구에서 제안하는 노이즈 제거 회로를 추가하는 경우 신호의 dv/dt가 줄어들게 되고, 시간지연이
발생하게 된다.
그림. 4. PWM 신호 유형별 게이트 신호 특성
Fig. 4. Gate signal characteristics by PWM signal type
여기서 $t _{ref}$는 이상적인 구형파 펄스에 의한 $v _{ds}$ 감소 시작시점, $t _{nr}$은 노이즈 제거 회로를 적용한 경우의
$v _{ds}$ 감소 시작시점, $t _{sd}$는 두 시점의 스위칭 지연 시간으로 정의한다.
실제적으로 스위칭 고주파 노이즈가 포함된 경우를 보면 이상적인 경우보다 턴온 지연 시간이 발생하게 되고, 신호의 오버슈트와 진동으로 인하여 스위치의
양단의 tail ringing 현상이 발생하게 된다. 이상적인 신호의 경우에도 dv/dt가 높기 때문에 고주파 성분이 많이 포함되어 있어 스위칭 양단의
기생인덕턴스와 기생커패시턴스에 의한 공진에 의해 ringing 현상이 오히려 더 크게 나타난다. 따라서 이상적인 신호의 높은 dv/dt를 줄이고,
고주파 성분을 제거하기 위하여 신호 제거 회로를 추가하는 방법을 제안하였다. 또한 이 방법을 적용하여 상보스위칭 동작을 하는 전력변환 시스템 중 하나인
동기식 dc-dc 컨버터에 적용하여, 추가된 회로에 의하여 발생되는 신호의 지연은 데드타임과 위상보정을 통하여 보상하는 방법을 제안한다.
2.3 동기식 dc-dc 컨버터에 적용을 위한 지연 시간 보상 방법
동기식 dc-dc 컨버터는 그림. 6과 같이 구성되고, 상보형 스위칭 동작을 하게 되므로, 그림. 5에서 나타내는 바와 같이 두 스위치가 동시에 턴온 되는 것을 피하기 위하여 데드타임이 반드시 필요하다. 본 연구에서 제안하는 방법을 적용하게 되면,
스위칭 온-오프시 딜레이가 발생하기 때문에 이를 그림. 5에서 보는 바와 같이 온-오프 타임을 조정하여 딜레이 되는 시간을 보상하는 방법을 제안한다.
그림. 5. 제어 모드별 스위칭 타이밍 비교
Fig. 5. Switching timing comparison by control mode
그림. 5에서 M0는 이상적인 경우의 스위칭 온-오프 타임을 나타낸 것이다. M1는 노이즈 제거 회로를 추가한 경우 기존의 스위칭 타임과 같은 시점에 동작할
경우의 파형을 나타낸다. M2는 본 연구에서 제안하는 스위칭 시간 보정을 적용하는 경우에 대한 시간차트를 나타낸 것이다. 기준은 이상적인 경우의 스위칭
시간을 기준으로 전류의 변화가 ‘0’이 되거나, 또는 ‘0’에서 상승하기 시작하는 점을 M0모드와 M2모드에서 일치하도록 한다. 그 점은 실질적으로
전류의 변화가 발생되는 $V _{th}$점에서 발생하게 된다. 따라서 $t _{off _{-} M0 _{-} th}$와 $t _{off
_{-} M2 _{-} th}$가 같도록 하는 것이다. 이를 위하여 스위칭 오프 시작점($t _{off _{-} M2 _{-} s}$)은 다음과
같이 결정한다.
턴-오프시에 게이트전압이 감소하는 시간은 $V _{gs}$-$V _{p}$ 하강 구간, Miller effect에 의해 게이트 전압이 $V _{p}$로
유지되는 시간, $V _{p}$-$V _{yh}$-$0$로 감소하는 시간의 총합으로 계산된다. 이때 $V _{p}$에 의해 유지되는 시간은 거의
일정하므로, 나머지 두 구간에 대한 시간 지연만 고려하면 아래 식으로 지연 시간을 구할 수 있다.
실제 적용을 위한 총 지연 시간 $t _{off _{-} delay} $는 스위칭 오프시 회로 구성에 의하여 전압, 전하량, 전류에 따라 다음과
같이 근사화가 가능하다.
여기서 $Q _{gs(p)}$는 오프시 플래토전압 ($v _{plateau}$)에서 가지는 전하량이며, $R _{g(off)}$는 오프시 게이트
저항, $i _{g(off)}$는 오프시 게이트 전류, $v _{drv}$는 게이트 인가전압을 말한다. 또한 $C _{gs}$는 게이트-소스간
기생커패시턴스, $C _{nr}$는 노이즈 제거를 위해 추가된 외부 커패시턴스를 말한다. $C _{gs}$, $C _{gd}$, $C _{ds}$는
데이터 시트로부터 다음과 같이 구할 수 있다.
스위치를 턴-온하는 시점은 M0와 M1에서 발생하는 시간지연 성분만을 계산하여 스위칭 턴-온 시점을 결정하면 된다.
마찬가지로 실제 적용을 위한 시간을 계산하여 보면, 식(13)과 같이 유도될 수 있다.
최종적으로 구한 시간 지연 성분들의 합은 최소 데드타임($t _{dt _{-} min}$)보다는 크지 않도록 다음 조건을 만족하도록 제한조건을
설정하여야 한다.
식(2)~식(14)를 적용하여 실제 파라미터를 적용하여 계산된 수식을 정리하여 보면 다음과 같다.
$Q _{gs _{-} M0(p)} =830[pF] \times (5-2.3)[V]=2.241[nC]$
$Q _{gs _{-} M1(p)} =1,830[pF] \times (5-2.3)[V]=4.941[nC]$
$t _{off _{-} delay _{-} 1} ={ {2.7n \times 0.7} \over {(5-2.3)}} =0.82[ns]$
$Q _{gs _{-} M0(th)} =830[pF] \times (2.3-1.4)[V]=747[pC]$
$Q _{gs _{-} M1(th)} =1,830[pF] \times (2.3-1.4)[V]=1,647[pC]$
$t _{off _{-} delay _{-} 2} ={ {900p \times 0.7} \over {(2.3-1.4)}} =0.7[ns]$
$t _{off _{-} dealy} =(t _{off _{-} delay _{-} 1} +t _{off _{-} delay _{-}
2} )=0.82+0.7=1.52[ns]$
$Q _{gs _{-} M0(th)} \approx 830[pF] \times 1.4[V]=1.162[nC]$
$Q _{gs _{-} M1(th)} \approx 1,830[pF] \times 1.4[V]=2.562[nC]$
$t _{on _{-} delay} ={ {(2.562-1.162)[nC] \times 0.7[ \Omega ]} \over {1.4[V]} }=0.7[ns]$
$t _ { total _ { - } delay} = ( 0.82 + 0.7 ) + 0.7 = 2.22 [ n s ] < t _ { d t _
{ - } \min } = 8 [ n s ]$
노이즈 제거 회로가 적용된 시스템에 제어시간을 보상하여 적용하면 추가된 회로에 의해서 발생하는 시간지연 성분을 보상할 수 있고, 또한 고주파 노이즈가
제거됨으로써 드레인-소스단에 나타나는 ringing 현상을 줄일 수 있고, 이로 인하여 스위칭 손실 또한 줄일 수가 있다.
2.4 모의 실험 및 실험 결과
본 연구에서 제안하는 방법을 검증하기 위하여 GaN 기반의 동기식 비절연형 DC-DC 컨버터에 적용하여 해석하였다. 시스템 구성은 그림. 6과 같으며, DSP28335 기반의 제어 시스템을 구성하여 실험하였다. 실제 실험에서는 신호의 기준이 되는 이상적인 신호를 구현하기가 어렵기 때문에
모의 실험을 통해 계산되어진 구동신호를 기준으로 하였으며, 비교는 노이즈 포함된 PWM을 통해 구동하는 모드와 비교하였다.
그림. 6. 실험 시스템 구성도
Fig. 6. Test system configuration diagram
그림. 7은 PWM 신호 처리 유형에 따른 동작 파형을 분석한 것이다. M0는 이상적인 경우, M1는 고주파 노이즈가 포함되는 경우, M2는 시간 지연이 보상되지
않은 상태에서의 노이즈 제거 회로가 적용된 경우의 동작 파형을 나타내었다. 그 결과 이상적인 신호의 동작 시점을 기준으로 노이즈 제거 회로가 적용된
경우 $V _{th}$를 기준으로 약 7.5ns의 시간 지연이 발생하는 것을 확인할 수 있다.
그림. 7. 제어 모드별 스위칭 특성 파형
Fig. 7. Switching characteristic waveform by control mode
그림. 8은 앞서 실험에서 발생하는 시간 지연 성분을 보상하는 방법을 적용하여 동작하는 파형을 나타내었다. 적용된 알고리즘을 통해 계산된 시간을 데드타임 조정과
스위칭 타임 조정을 통해서 이상적인 파형의 시간과 거의 동일 시점에서 온-오프 하도록 하였다.
그림. 8. 제안된 보상법이 적용된 제어 모드별 스위칭 특성 파형
Fig. 8. Switching characteristic waveform for each control mode with the proposed
compensation method
그림. 9는 동기식 dc-dc 컨버터 실험을 위한 실험 시스템 구성이다. 동기식 dc-dc 컨버터와 전원과 측정을 위한 power supply, 전자부하 등으로
구성되었다. 제어부는 TMS320F28335 프로세서를 통해 연산과 제어를 수행하도록 구성하였다.
그림. 9. 실험 시스템 구성
Fig. 9. Experimental system configuration
표 1. GaN FET 물성
Table 1. Parameters of GaN FET (LMG5200)
|
Items
|
Values
|
Items
|
Values
|
|
$P _{rated}$
|
300 [W]
|
$f _{sw}$
|
200[kHz]~1[MHz]
|
|
$V _{ds}$
|
24~80 [V] (max. 100[V])
|
$I _{ds _{-} max}$
|
10 [A]
|
|
$R _{ds(on)}$
|
15 [mΩ]
|
$R _{g(int)}$
|
0.7 [Ω]
|
|
$V _{gs}$
|
10 [V]
|
$g _{m}$
|
150 [S]
|
|
$V _{gs(th)}$
|
1.4 [V]
|
$Q _{g}$
|
3.8 [nC]
|
|
$C _{iss}$
|
850 [pF]
|
$Q _{gd}$
|
2.2 [nC]
|
|
$C _{oss}$
|
450 [pF]
|
$Q _{gs}$
|
2.3 [nC]
|
|
$C _{rss}$
|
20 [pF]
|
$Q _{oss}$
|
21 [nC]
|
그림. 10은 실제로 GaN 디바이스의 스위칭 영역을 나타낸다. 그림. 11(a)의 경우 고주파 노이즈가 포함된 PWM 파형을 나타내고, 그림. 11(b)의 경우 본 논문에서 제안한 노이즈 제거 회로가 적용된 경우 PWM 출력파형을 나타낸다. 실험 결과 파형을 보면 모의 해석 결과와 동일하게 고주파
성분이 제거되고, 시 지연 성분이 나타나는 것을 볼 수 있다. 그림. 12는 제안하는 방법을 적용하기 전과 후의 드레인-소스단의 전압 파형을 분석한 것이다.
그림. 10. GaN-FET 동기식 dc-dc컨버터 스위칭 파형
Fig. 10. GaN-FET Synchronous dc-dc converter’s Switching waveform
그림. 11. 고주파 노이즈 제거 전·후 $V _{pwm}$ 파형 비교
Fig. 11. Comparison of $V _{pwm}$ waveform before and after elimination of high-frequency
noise
그림. 12. 고주파 노이즈 제거 전·후 $V _{ds}$ 파형 비교
Fig. 12. Comparison of $V _{ds}$ waveform before and after elimination of high-frequency
noise
분석 결과 비교적 PCB 부유 인덕턴스 성분을 줄이기 위해 잘 설계된 회로에 임에도 불구하고 PWM 고주파의 포함여부에 따라 드레인-소스단의 ringing
성분의 진폭이 15%가량 차이가 나는 것을 확인할 수 있다.
그림. 13은 본 논문의 동기식 벅-컨버터에 대하여 각 스위칭에서 발생하는 스위칭 영역을 측정한 결과이다. 그 결과, 스위칭 영역 손실이 전압 전류링잉 성분에
의해 발생하게 됨을 알 수 있다.
그림. 13. 동기식 컨버터 GaN FET 스위칭 동작 파형
Fig. 13. Switching graph of synchronous converter’s GaN FET
그림. 14는 본 논문에서 제안하는 방법을 적용한 경우와 적용하지 않은 경우의 특정 스위칭 영역에서의 스위칭 손실을 계산한 결과이다. 스위칭 손실이 발생하는
구간이 앞서 발생하고 있고, 또한 스위칭 손실 발생 총 시간과 크기가 줄어든 것을 확인할 수 있다. 이를 통해 링잉성분의 제거와 딜레이타임 보상을
적용한 방법이 전체적인 손실을 감소시킬수 있음을 확인할 수 있다. 그림. 15는 Si 반도체로 제작된 기존 보드와 GaN 보드에서 PWM 노이즈가 발생하는 경우과 본 논문에서 제안한 방법을 적용하여 노이즈를 제거하고 스위칭
시간을 보상하여 적용한 방법에 대한 시스템 효율을 비교한 그래프이다. 그 결과 스위칭 노이즈에 의해 GaN 보드가 Si 보드에서의 효율보다 더 적게
나타나는 것을 확인할 수 있었다. 이는 ringing 현상에 의한 스위칭 손실에 의해 시스템 효율이 저하된 결과라고 판단된다. 반면, 본 논문에서
제안한 방법을 적용하였을 경우 시스템 효율이 약 3~4% 가량 상승하는 것을 확인하였다.
그림. 14. 스위칭 손실 비교
Fig. 14. Comparison of switching loss
그림. 15. 시스템 효율 비교
Fig. 15. Comparison of system efficiency