Mobile QR Code QR CODE : The Transactions of the Korean Institute of Electrical Engineers

  1. (Dept. of Electrical Engineering, Changwon National University, Korea)



GaN FET, Synchronous Buck Converter. PWM compensation, WBG

1. 서론

실리콘 반도체 소자는 지난 몇 십년간 지속적인 성장을 해오면서 발전하여 왔다. 전력 변환 시스템 분야에서는 전력 스위칭 소자로 인하여 다양한 구조와 회로 토폴로지, 제어 기술 등의 발전과 더불어 엄청난 전력 변환 시스템 발전을 이끌어 왔다. 점차 실리콘 반도체의 한계까지 기술개발이 되어, 이제는 더이상 실리콘 반도체 소자로서는 더이상의 기술향상이 어렵다. 오늘날의 전력 시스템은 더욱더 고전력, 고밀도를 요구하고 있으며, 패키징, 본딩 기술들의 발전과 더불어 고밀도화가 이루어져 가고 있다. 최근 10년 전부터 GaN(Gallium Nitride) 기술이 실리콘 반도체 소자를 대체할 차세대 전력반도체 소자로 조명되고 있으며, 특히 WBG(Wide Band Gap) 특성과 낮은 온저항, 이종 접합 구조로 인한 빠른 전자이동속도, HEMT(High Electron Mobility Transistor)구조로 빠른 온-오프시간, 우수한 고온 특성 등의 장점을 가지고 있어 실리콘 반도체 소자보다 훨씬 작은 크기로 고속 스위칭 동작이 가능하며 고밀도 고전력 시스템을 갖추기에 많은 장점을 가지고 있다.

GaN소자의 물성 특성표는 다른 논문들에 많이 포함되어 있으므로 본 논문에서는 생략한다[1]. GaN의 물성적 특성은 다른 소자들에 비해 넓은 밴드갭을 가지고 있어 실리콘 반도체 소자보다 10배 이상 높은 항복전계를 가지고 있으므로, 고전압과 높은 온도에서도 동작이 가능하다. 그리고 서로 다른 밴드갭을 가진 물질을 접합시키는 이종접합구조를 가지고 있으며, AlGaN과 GaN이 이종접합하여 분극에 의해 2차원전자가스(2DEG: Two Dimensional Electron Gas)를 생성함으로 2차원 채널 영역을 형성하여 불순물이 격리되고 산란효과를 최소화하여 높은 전자밀도와 높은 전자 이동도를 가지게 된다[1]. 따라서 고속동작이 가능하여 고주파 스위칭이 가능하며, 낮은 온저항 특성을 가지게 되어, 현재 전력 시스템 개발 트렌드인 고밀도 고전력 시스템 개발이 가능하다.

이러한 WBG 소자를 이용한 전력 시스템 개발에 관한 연구들이 점차 진행되고 있으며, 아시아를 중심으로 GaN 디바이스 시장이 성장하고 있다[2]. GaN 디바이스에 관한 다양한 연구가 수행되고 있으며, GaN 반도체의 과도특성에 대한 정보는 공급업체에서 정략적으로 명시하지 않아 이를 정량적으로 추출하는 방법과 Si MOSFET과 비교하여 손실특성을 분석하는 연구가 진행되었고[3], FET내부의 wire bonding을 최대한 가깝게 하여 기생 인덕턴스 성분을 줄이는 연구가 진행되었다. 특히 GaN 소자의 과도상태에서 발생되는 Ringing 현상은 GaN 소자의 매우 작은 기생커패시턴스 성분과 낮은 턴-온 문턱전압에 의해 발생된다. 작은 기생성분으로 인해 빠른 스위칭 동작은 가능해지나, 상대적으로 큰 dv/dt를 가지게 되어 FET와 PCB Stray 인덕턴스 공진에 의해 노이즈를 발생시킨다. 이로 인해 턴-온 오류(Faulty turn-on)를 발생시켜 심각한 문제를 발생시키기 때문에 이를 해결하기 위한 연구도 진행되었다[4].

그러나 이와는 별도로 신호적인 측면에서 본다면, 대부분 제어를 담당하는 u-processor에서 출력되는 pwm 신호들이 사용되는 IC에 따라서 고주파 노이즈가 발생하는 경우가 많다. 이 성분이 GaN FET의 Gate Driver에 전달되면, 드레인-소스 신호에 그대로 영향을 미치게 된다. 본 논문에서는 이를 신호적인 측면에서 분석하고 이를 제거하기 위한 방법을 제시한다. 그리고 추가되는 방법에 의해서 발생되는 신호의 지연을 dead-time과 제어시간 보상하는 방법을 제시하고, 이를 동기식 강압형 컨버터에 적용하여 제시한 방법에 대한 결과를 검증하였다.

2. 본론

2.1 PWM 신호 분석

시스템 제어를 위하여 사용되는 PWM신호는 이상적인 경우 완전 사각형태의 구형파 펄스가 출력되지만, PWM 신호를 만들어 내는 회로나 프로세서의 성능에 따라, 그림. 1과 같이 PWM 온-오프시 과도 상태에서 고주파 노이즈가 포함되는 경우가 많다. 이 신호들을 FFT(Fast Fourier Transform)를 통해 주파수 분석을 해보면, 홀수 차수의 고주파 노이즈가 많이 포함되어 있음을 알 수 있다. 이 신호 성분들은 그대로 전력 스위칭 소자에 전달되어 드레인-소스 간의 스위칭 파형으로 나타나게 된다. 특히 GaN 기반의 FET의 경우 작은 기생커패시턴스 성분과 낮은 문턱전압으로 인하여 이 성분이 더욱 악영향을 미치게 된다. 특히 Si 실리콘 반도체를 적용한 시스템을 GaN 디바이스에 적용하고자 할 때, 이러한 노이즈에 의한 스위칭에 의해서 손실이 크게 발생하게 된다. 따라서 이 신호를 효과적으로 제거할 수 있는 방안에 대한 연구가 필요하다.

그림. 1. PWM 신호에서 발생하는 고주파 스위칭 노이즈 사례

Fig. 1. Example of high frequency switching noise from PWM signal

../../Resources/kiee/KIEE.2019.68.2.296/fig1.png

그림. 2는 pwm 펄스 노이즈를 제거하기 위하여 노이즈 제거 회로를 추가한 시스템 구성을 나타낸다. 가장 간단하게는 RC-LPF(Low Pass Filter)를 이용하는 방법 이외에 다른 노이즈 제거 회로를 이용하여 불필요한 신호를 제거할 수 있다. 그러나 이러한 회로 구성상 신호의 감쇠 및 위상 지연 등의 특성을 나타내기 때문에 제안하는 노이즈 제거 회로를 추가할 경우 이에 대한 대책이 필요하다. 따라서 본 논문에서는 우선적으로 가장 간단한 구조인 RC 노이즈 제거 회로를 추가하는 시스템 구성과 더불어 이에 대한 위상 지연 보상 방법에 대하여 논하였다.

그림. 2. 게이트 드라이버 구성

Fig. 2. Gate driver configuration

../../Resources/kiee/KIEE.2019.68.2.296/fig2.png

2.2 스위칭 동작 분석

전력 반도체 스위칭 소자는 그림. 3과 같이 게이트-소스 전압 ($V _{gs}$)이 인가되어 문턱전압($V _{th}$)에 도달할 때 스위치가 턴-온되면서 드레인-소스 간의 전류($I _{ds}$)가 흐르기 시작한다. 이 전류가 포화되는 Miller Plateau 영역이 되는 $V _{plateau}$ (이하 $V _{p}$)에 도달하게 되면 드레인-소스 전압이 감소되기 시작한다[5,6]. 따라서 턴-온시 발생되는 스위칭 손실은 t1~t3 시간에 발생하게 된다.

그림. 3. 스위칭 온-오프 동작 특성 곡선

Fig. 3. Switching on-off operating characteristic curve

../../Resources/kiee/KIEE.2019.68.2.296/fig3.png

스위치 턴-오프시에도 먼저 게이트-소스 전압 ($V _{gs}$)이 감소하게 되고 이 전압이 Miller Plateau 영역이 되는 $V _{plateau}$에 도달하게 되면 드레인-소스 전압($V _{ds}$)이 증가하기 시작한다[7]. 이후 드레인-소스 전압이 포화되면 드레인-소스 간 전류($I _{ds}$)가 감소하기 시작하고, 이 전류는 게이트-소스 전압이 문턱전압($V _{th}$) 이하로 떨어지게 되면, 스위치가 턴-오프 되면서 전류가 차단된다. 따라서 턴-오프시 발생하는 스위칭 손실은 t4~t6 시간에 발생하게 된다.

그림. 4는 PWM 신호를 이용하여 게이트-소스를 턴-온할 때, PWM 신호 유형에 따른 파형을 나타낸 그림이다. 이상적인 구형파 펄스에 의한 신호에 대한 $V _{gs}$ 신호와 실제적으로 고주파 스위칭 노이즈가 포함된 경우, 그리고 본 논문에서 제안하는 노이즈 제거를 이용한 경우에 대한 파형을 비교하였다. 그림. 4에서 보는 바와 같이 이상적인 경우를 기준으로 본 연구에서 제안하는 노이즈 제거 회로를 추가하는 경우 신호의 dv/dt가 줄어들게 되고, 시간지연이 발생하게 된다.

그림. 4. PWM 신호 유형별 게이트 신호 특성

Fig. 4. Gate signal characteristics by PWM signal type

../../Resources/kiee/KIEE.2019.68.2.296/fig4.png

(1)
$t _ { s d } = t _ { r e f } - t _ { n r }$

여기서 $t _{ref}$는 이상적인 구형파 펄스에 의한 $v _{ds}$ 감소 시작시점, $t _{nr}$은 노이즈 제거 회로를 적용한 경우의 $v _{ds}$ 감소 시작시점, $t _{sd}$는 두 시점의 스위칭 지연 시간으로 정의한다.

실제적으로 스위칭 고주파 노이즈가 포함된 경우를 보면 이상적인 경우보다 턴온 지연 시간이 발생하게 되고, 신호의 오버슈트와 진동으로 인하여 스위치의 양단의 tail ringing 현상이 발생하게 된다. 이상적인 신호의 경우에도 dv/dt가 높기 때문에 고주파 성분이 많이 포함되어 있어 스위칭 양단의 기생인덕턴스와 기생커패시턴스에 의한 공진에 의해 ringing 현상이 오히려 더 크게 나타난다. 따라서 이상적인 신호의 높은 dv/dt를 줄이고, 고주파 성분을 제거하기 위하여 신호 제거 회로를 추가하는 방법을 제안하였다. 또한 이 방법을 적용하여 상보스위칭 동작을 하는 전력변환 시스템 중 하나인 동기식 dc-dc 컨버터에 적용하여, 추가된 회로에 의하여 발생되는 신호의 지연은 데드타임과 위상보정을 통하여 보상하는 방법을 제안한다.

2.3 동기식 dc-dc 컨버터에 적용을 위한 지연 시간 보상 방법

동기식 dc-dc 컨버터는 그림. 6과 같이 구성되고, 상보형 스위칭 동작을 하게 되므로, 그림. 5에서 나타내는 바와 같이 두 스위치가 동시에 턴온 되는 것을 피하기 위하여 데드타임이 반드시 필요하다. 본 연구에서 제안하는 방법을 적용하게 되면, 스위칭 온-오프시 딜레이가 발생하기 때문에 이를 그림. 5에서 보는 바와 같이 온-오프 타임을 조정하여 딜레이 되는 시간을 보상하는 방법을 제안한다.

그림. 5. 제어 모드별 스위칭 타이밍 비교

Fig. 5. Switching timing comparison by control mode

../../Resources/kiee/KIEE.2019.68.2.296/fig5.png

그림. 5에서 M0는 이상적인 경우의 스위칭 온-오프 타임을 나타낸 것이다. M1는 노이즈 제거 회로를 추가한 경우 기존의 스위칭 타임과 같은 시점에 동작할 경우의 파형을 나타낸다. M2는 본 연구에서 제안하는 스위칭 시간 보정을 적용하는 경우에 대한 시간차트를 나타낸 것이다. 기준은 이상적인 경우의 스위칭 시간을 기준으로 전류의 변화가 ‘0’이 되거나, 또는 ‘0’에서 상승하기 시작하는 점을 M0모드와 M2모드에서 일치하도록 한다. 그 점은 실질적으로 전류의 변화가 발생되는 $V _{th}$점에서 발생하게 된다. 따라서 $t _{off _{-} M0 _{-} th}$와 $t _{off _{-} M2 _{-} th}$가 같도록 하는 것이다. 이를 위하여 스위칭 오프 시작점($t _{off _{-} M2 _{-} s}$)은 다음과 같이 결정한다.

턴-오프시에 게이트전압이 감소하는 시간은 $V _{gs}$-$V _{p}$ 하강 구간, Miller effect에 의해 게이트 전압이 $V _{p}$로 유지되는 시간, $V _{p}$-$V _{yh}$-$0$로 감소하는 시간의 총합으로 계산된다. 이때 $V _{p}$에 의해 유지되는 시간은 거의 일정하므로, 나머지 두 구간에 대한 시간 지연만 고려하면 아래 식으로 지연 시간을 구할 수 있다.

(2)
$(t _{off _{-} M1 _{-} p} -t _{off _{-} M1 _{-} s} )-(t _{off _{-} M0 _{-} p} -t _{off _{-} M0 _{-} s} )=t _{off _{-} delay _{-} 1}$

(3)
$(t _{off _{-} M1 _{-} th} -t _{off _{-} M1 _{-} p} )-(t _{off _{-} M0 _{-} th} -t _{off _{-} M0 _{-} p} )=t _{off _{-} delay _{-} 2}$

(4)
$t _{off _{-} M2 _{-} s} =t _{off _{-} M0 _{-} s} -(t _{off _{-} delay _{-} 1} +t _{off _{-} delay _{-} 2} )$

(5)
$t _{off _{-} dealy} =(t _{off _{-} delay _{-} 1} +t _{off _{-} delay _{-} 2} )$

실제 적용을 위한 총 지연 시간 $t _{off _{-} delay} $는 스위칭 오프시 회로 구성에 의하여 전압, 전하량, 전류에 따라 다음과 같이 근사화가 가능하다.

(6)
$t _{off _{-} delay _{-} 1} = t _{off _{-} M1 _{-} p} -t _{off _{-} M0 _{-} p} ={ {Q _{gs _{-} M1(p)}} \over {i _{g(off)}}} - {{Q _{gs _{-} M0(p)}} \over {i _{g(off)}}} \approx {{ {(Q _{gs _{-} M1(p)} -Q _{gs _{-} M0(p)} ) \cdot R _{g(off)}}} \over {v _{drv} -v _{p}}}$

(7)
$Q _{gs _{-} M1(p)} \approx (C _{gs} +C _{nr} ) \cdot (v _{drv} -v _{p} ), \quad \quad Q _{gs _{-} M0(p)} \approx C _{gs} \cdot (v _{drv} -v _{p} )$

(8)
$t _{off _{-} delay _{-} 2} =t _{off _{-} M1 _{-} th} -t _{off _{-} M0 _{-} th} = {{Q _{gs _{-} M1(th)}} \over {i _{g(off)}}} - {{Q _{gs _{-} M0(th)}} \over {i _{g(off)}} } \approx {{ {(Q _{gs _{-} M1(th)} -Q _{gs _{-} M0(th)} ) \cdot R _{g(off)}}} \over {v _{p} -v _{th}}}$

(9)
$Q _{gs _{-} M1(th)} \approx (C _{gs} +C _{nr} ) \cdot (v _{p} -v _{th} ) , \quad \quad \quad Q _{gs _{-} M0(th)} \approx C _{gs} \cdot (v _{p} -v _{th} )$

여기서 $Q _{gs(p)}$는 오프시 플래토전압 ($v _{plateau}$)에서 가지는 전하량이며, $R _{g(off)}$는 오프시 게이트 저항, $i _{g(off)}$는 오프시 게이트 전류, $v _{drv}$는 게이트 인가전압을 말한다. 또한 $C _{gs}$는 게이트-소스간 기생커패시턴스, $C _{nr}$는 노이즈 제거를 위해 추가된 외부 커패시턴스를 말한다. $C _{gs}$, $C _{gd}$, $C _{ds}$는 데이터 시트로부터 다음과 같이 구할 수 있다.

(10)
$C _ { g s } = C _ { i s s } - C _ { r s s } , \quad C _ { g d } = C _ { r s s } , \quad C _ { d s } = C _ { o s s } - C _ { r s s }$

스위치를 턴-온하는 시점은 M0와 M1에서 발생하는 시간지연 성분만을 계산하여 스위칭 턴-온 시점을 결정하면 된다.

(11)
$t _ { o n _ { - } M1 _ { - } t h } - t _ { o n _ { - } M0 _ { - } t h } = t _ { o n _ { - } d e l a y }$

(12)
$t _ { o n _ { - } M2 _ { - } s } = t _ { o n _ { - } M0 _ { - } s } - t _ { o n _ { - } d e l a y }$

마찬가지로 실제 적용을 위한 시간을 계산하여 보면, 식(13)과 같이 유도될 수 있다.

(13)
$t _{on _{-} delay} =t _{on _{-} M1 _{-} th} -t _{on _{-} M0 _{-} th} ={ {Q _{gs _{-} M1(th)}} \over {i _{g(on)}}} -{ {Q _{gs _{-} M0(th)}} \over {i _{g(on)}} } \approx {{ {(Q _{gs _{-} M1(th)} -Q _{gs _{-} M0(th)} ) \cdot R _{g(on)}}} \over {v _{th}}}$

(14)
$Q _ { g s _ { - } M ( t h ) } \approx \left( C _ { g s } + C _ { n r } \right) \cdot v _ { t h } , \quad Q _ { g s _ { - } - M0 ( t h ) } \approx C _ { g s } \cdot v _ { t h }$

최종적으로 구한 시간 지연 성분들의 합은 최소 데드타임($t _{dt _{-} min}$)보다는 크지 않도록 다음 조건을 만족하도록 제한조건을 설정하여야 한다.

(15)
$t _ { total _ { - } delay} = (t _ { off _ { - } delay _ { - } 1}+t _ { off _ { - } delay _ { - } 2})+t _ { on _ { delay}} < t _ { dt _ { - } min} $

식(2)~식(14)를 적용하여 실제 파라미터를 적용하여 계산된 수식을 정리하여 보면 다음과 같다.

$Q _{gs _{-} M0(p)} =830[pF] \times (5-2.3)[V]=2.241[nC]$

$Q _{gs _{-} M1(p)} =1,830[pF] \times (5-2.3)[V]=4.941[nC]$

$t _{off _{-} delay _{-} 1} ={ {2.7n \times 0.7} \over {(5-2.3)}} =0.82[ns]$

$Q _{gs _{-} M0(th)} =830[pF] \times (2.3-1.4)[V]=747[pC]$

$Q _{gs _{-} M1(th)} =1,830[pF] \times (2.3-1.4)[V]=1,647[pC]$

$t _{off _{-} delay _{-} 2} ={ {900p \times 0.7} \over {(2.3-1.4)}} =0.7[ns]$

$t _{off _{-} dealy} =(t _{off _{-} delay _{-} 1} +t _{off _{-} delay _{-} 2} )=0.82+0.7=1.52[ns]$

$Q _{gs _{-} M0(th)} \approx 830[pF] \times 1.4[V]=1.162[nC]$

$Q _{gs _{-} M1(th)} \approx 1,830[pF] \times 1.4[V]=2.562[nC]$

$t _{on _{-} delay} ={ {(2.562-1.162)[nC] \times 0.7[ \Omega ]} \over {1.4[V]} }=0.7[ns]$

$t _ { total _ { - } delay} = ( 0.82 + 0.7 ) + 0.7 = 2.22 [ n s ] < t _ { d t _ { - } \min } = 8 [ n s ]$

노이즈 제거 회로가 적용된 시스템에 제어시간을 보상하여 적용하면 추가된 회로에 의해서 발생하는 시간지연 성분을 보상할 수 있고, 또한 고주파 노이즈가 제거됨으로써 드레인-소스단에 나타나는 ringing 현상을 줄일 수 있고, 이로 인하여 스위칭 손실 또한 줄일 수가 있다.

2.4 모의 실험 및 실험 결과

본 연구에서 제안하는 방법을 검증하기 위하여 GaN 기반의 동기식 비절연형 DC-DC 컨버터에 적용하여 해석하였다. 시스템 구성은 그림. 6과 같으며, DSP28335 기반의 제어 시스템을 구성하여 실험하였다. 실제 실험에서는 신호의 기준이 되는 이상적인 신호를 구현하기가 어렵기 때문에 모의 실험을 통해 계산되어진 구동신호를 기준으로 하였으며, 비교는 노이즈 포함된 PWM을 통해 구동하는 모드와 비교하였다.

그림. 6. 실험 시스템 구성도

Fig. 6. Test system configuration diagram

../../Resources/kiee/KIEE.2019.68.2.296/fig6.png

그림. 7은 PWM 신호 처리 유형에 따른 동작 파형을 분석한 것이다. M0는 이상적인 경우, M1는 고주파 노이즈가 포함되는 경우, M2는 시간 지연이 보상되지 않은 상태에서의 노이즈 제거 회로가 적용된 경우의 동작 파형을 나타내었다. 그 결과 이상적인 신호의 동작 시점을 기준으로 노이즈 제거 회로가 적용된 경우 $V _{th}$를 기준으로 약 7.5ns의 시간 지연이 발생하는 것을 확인할 수 있다.

그림. 7. 제어 모드별 스위칭 특성 파형

Fig. 7. Switching characteristic waveform by control mode

../../Resources/kiee/KIEE.2019.68.2.296/fig7.png

그림. 8은 앞서 실험에서 발생하는 시간 지연 성분을 보상하는 방법을 적용하여 동작하는 파형을 나타내었다. 적용된 알고리즘을 통해 계산된 시간을 데드타임 조정과 스위칭 타임 조정을 통해서 이상적인 파형의 시간과 거의 동일 시점에서 온-오프 하도록 하였다.

그림. 8. 제안된 보상법이 적용된 제어 모드별 스위칭 특성 파형

Fig. 8. Switching characteristic waveform for each control mode with the proposed compensation method

../../Resources/kiee/KIEE.2019.68.2.296/fig8.png

그림. 9는 동기식 dc-dc 컨버터 실험을 위한 실험 시스템 구성이다. 동기식 dc-dc 컨버터와 전원과 측정을 위한 power supply, 전자부하 등으로 구성되었다. 제어부는 TMS320F28335 프로세서를 통해 연산과 제어를 수행하도록 구성하였다.

그림. 9. 실험 시스템 구성

Fig. 9. Experimental system configuration

../../Resources/kiee/KIEE.2019.68.2.296/fig9.png

표 1. GaN FET 물성

Table 1. Parameters of GaN FET (LMG5200)

Items

Values

Items

Values

$P _{rated}$

300 [W]

$f _{sw}$

200[kHz]~1[MHz]

$V _{ds}$

24~80 [V] (max. 100[V])

$I _{ds _{-} max}$

10 [A]

$R _{ds(on)}$

15 [mΩ]

$R _{g(int)}$

0.7 [Ω]

$V _{gs}$

10 [V]

$g _{m}$

150 [S]

$V _{gs(th)}$

1.4 [V]

$Q _{g}$

3.8 [nC]

$C _{iss}$

850 [pF]

$Q _{gd}$

2.2 [nC]

$C _{oss}$

450 [pF]

$Q _{gs}$

2.3 [nC]

$C _{rss}$

20 [pF]

$Q _{oss}$

21 [nC]

그림. 10은 실제로 GaN 디바이스의 스위칭 영역을 나타낸다. 그림. 11(a)의 경우 고주파 노이즈가 포함된 PWM 파형을 나타내고, 그림. 11(b)의 경우 본 논문에서 제안한 노이즈 제거 회로가 적용된 경우 PWM 출력파형을 나타낸다. 실험 결과 파형을 보면 모의 해석 결과와 동일하게 고주파 성분이 제거되고, 시 지연 성분이 나타나는 것을 볼 수 있다. 그림. 12는 제안하는 방법을 적용하기 전과 후의 드레인-소스단의 전압 파형을 분석한 것이다.

그림. 10. GaN-FET 동기식 dc-dc컨버터 스위칭 파형

Fig. 10. GaN-FET Synchronous dc-dc converter’s Switching waveform

../../Resources/kiee/KIEE.2019.68.2.296/fig10.png

그림. 11. 고주파 노이즈 제거 전·후 $V _{pwm}$ 파형 비교

Fig. 11. Comparison of $V _{pwm}$ waveform before and after elimination of high-frequency noise

../../Resources/kiee/KIEE.2019.68.2.296/fig11.png

그림. 12. 고주파 노이즈 제거 전·후 $V _{ds}$ 파형 비교

Fig. 12. Comparison of $V _{ds}$ waveform before and after elimination of high-frequency noise

../../Resources/kiee/KIEE.2019.68.2.296/fig12.png

분석 결과 비교적 PCB 부유 인덕턴스 성분을 줄이기 위해 잘 설계된 회로에 임에도 불구하고 PWM 고주파의 포함여부에 따라 드레인-소스단의 ringing 성분의 진폭이 15%가량 차이가 나는 것을 확인할 수 있다.

그림. 13은 본 논문의 동기식 벅-컨버터에 대하여 각 스위칭에서 발생하는 스위칭 영역을 측정한 결과이다. 그 결과, 스위칭 영역 손실이 전압 전류링잉 성분에 의해 발생하게 됨을 알 수 있다.

그림. 13. 동기식 컨버터 GaN FET 스위칭 동작 파형

Fig. 13. Switching graph of synchronous converter’s GaN FET

../../Resources/kiee/KIEE.2019.68.2.296/fig13.png

그림. 14는 본 논문에서 제안하는 방법을 적용한 경우와 적용하지 않은 경우의 특정 스위칭 영역에서의 스위칭 손실을 계산한 결과이다. 스위칭 손실이 발생하는 구간이 앞서 발생하고 있고, 또한 스위칭 손실 발생 총 시간과 크기가 줄어든 것을 확인할 수 있다. 이를 통해 링잉성분의 제거와 딜레이타임 보상을 적용한 방법이 전체적인 손실을 감소시킬수 있음을 확인할 수 있다. 그림. 15는 Si 반도체로 제작된 기존 보드와 GaN 보드에서 PWM 노이즈가 발생하는 경우과 본 논문에서 제안한 방법을 적용하여 노이즈를 제거하고 스위칭 시간을 보상하여 적용한 방법에 대한 시스템 효율을 비교한 그래프이다. 그 결과 스위칭 노이즈에 의해 GaN 보드가 Si 보드에서의 효율보다 더 적게 나타나는 것을 확인할 수 있었다. 이는 ringing 현상에 의한 스위칭 손실에 의해 시스템 효율이 저하된 결과라고 판단된다. 반면, 본 논문에서 제안한 방법을 적용하였을 경우 시스템 효율이 약 3~4% 가량 상승하는 것을 확인하였다.

그림. 14. 스위칭 손실 비교

Fig. 14. Comparison of switching loss

../../Resources/kiee/KIEE.2019.68.2.296/fig14.png

그림. 15. 시스템 효율 비교

Fig. 15. Comparison of system efficiency

../../Resources/kiee/KIEE.2019.68.2.296/fig15.png

3. 결 론

본 논문은 GaN 기반의 동기식 비절연형 DC-DC 컨버터를 구동함에 있어, 상보형 구동을 위한 효과적인 PWM 구동 방법에 대하여 연구하였다. 실제 PWM 출력단에서 나타나는 고주파 노이즈를 제거하기 위하여 노이즈 제거 회로를 추가하는 방법을 제안하였다. 하지만 이 때 추가된 회로에 의해 시간지연 성분이 발생하기 때문에, 이를 데드타임 조정과 지연시간 보상을 통하여 보정하는 방법에 대하여 제안하였다.

실제적으로 제안된 방법을 적용한 결과 PWM 파형의 고주파 노이즈 성분이 상당히 제거되었고, 드레인-소스단에 나타나는 전압의 리플도 약 15%가량 감소됨을 확인할 수 있었다. 스위칭 파형 개선을 통해서 GaN 디바이스를 구동할 때 나타나는 신호의 ringing 성분을 줄임으로써 데드타임 시간의 축소, 스위칭 손실 감소를 통하여 GaN 디바이스를 효율적으로 구동할 수 있는 방법을 제안하였고, 이는 본 논문에서 제안하는 동기식 비절연형 강압형 컨버터뿐만 아니라, GaN 디바이스를 적용하는 대부분의 시스템에 적용하여 동일한 효과를 기대할 수 있을 것으로 예상된다.

감사의 글

“This research is financially supported by Changwon National University in 2017~2018”.

References

1 
Jo Min Gi, 2018, Effects of substrate bias voltage on GaN power FET characteristicsGoogle Search
2 
ROHM semiconductor , 2018, ROHM technical reportGoogle Search
3 
Ahn Jung-Hoon, Lee Byoung-Kuk, Kim Jong-Soo, 2014, Comparative Performance Evaluation of Si MOSFET and GaN FET Power System, KIPE, Vol. 19, No. 3DOI
4 
Kim Dong-Sik, Joo Dong-Myoung, Lee Byoung-Kuk, Kim Jong-Soo, 2016, Design and Implementation of an Optimal Hardware for a Stable Operating of Wide Bandgap Devices, KIEE, Vol. 65, No. 1DOI
5 
Jeong Jea-Woong, Kim Hyun-Bin, Kim Jong-Soo, Kim Nam-Joon, 2017, A Study on the Efficiency Prediction of Low-Voltage and High-Current dc-dc Converters Using GaN FET-based Synchronous Rectifier, KIPE, Vol. 22, No. 4Google Search
6 
Kim Minki, Park Youngrak, Park Junbo, Jung DongYun, Jun Chi-Hoon, Ko Sang Choon, 2017, Pulse-Mode Dynamic Ron Measurement of Large-Scale High-Power AlGaN/ GaN HFET, ETRI Journal, Vol. 39, No. 2DOI
7 
Park Sae Hee, Seong Ho-Jae, Hyun Seung-Wook, Won Chung-Yuen, 2017. 11, Analysis of Switch Device Losses through Threshold Voltage and Miller Plateau Voltage, KIPE, Vol. 39, No. 2, pp. 133-134Google Search

저자소개

김 태 규(Tae-Kue Kim)
../../Resources/kiee/KIEE.2019.68.2.296/au1.png

1980년 8월 8일생

2006년 창원대학교 전기공학과 졸업

2008년 동 대학원 전기공학과 졸업(석사)

2015년 동 대학원 전기공학 졸업(박사)

2015년~현재 창원대학교 초빙교수

Tel. (055)213-3895

Fax. (055)213-2878

E-mail : teakueda@changwon.ac.kr

안 호 균(Ho-Gyun Ahn)
../../Resources/kiee/KIEE.2019.68.2.296/au2.png

1958년 8월 14일생

1981년 고려대학교 전기공학과 졸업

1989년 동 대학원 전기공학과 졸업(석사)

1992년 동 대학원 전기공학 졸업(박사)

1992년~현재 창원대학교 교수

Tel. (055)213-3636

Fax. (055_263-9956

E-mail : ahog@changwon.ac.kr