1. 서 론

현대사회는 다양한 방식으로 방대한 정보를 주고받는다. 일반적으로, 통신 시스템에서 많은 양의 정보를 신속하게 전달하기 위해서 광대역 통신을 사용한다. 이를 위해서 고출력, 고효율 특성이 필수적이고 이를 위하여 많은 관련 장비들의 특성 향상을 위한 연구가 진행되고 있으며 고출력 전력증폭기 분야가 그러하다. 특히, 전력증폭기 내의 송수신 모듈은 고가의 부품 중 하나로 매우 크게 성장하고 있다^[1]. 일반적으로, 신호의 전송방식은 주파수 분할 이중화 (frequency division duplexing : 이하 FDD)와 시간 분할 이중화(time division duplexing : 이하 TDD)로 분류할 수 있는데 간략히 설명하면 FDD는 같은 시간대에 다른 주파수 대역을 사용하여 상향 링크, 하향 링크로 통신하는 방식이고 TDD는 같은 주파수 대역에서 시간을 다르게 하여 상향 링크, 하향 링크로 통신하는 방식이다. FDD는 상호 간섭을 피하고자 보호대역을 이용하므로 상향 링크와 하향 링크의 주파수가 다르지만, TDD는 가드 타임을 사용하여 상향 링크와 하향 링크의 통신을 시간상으로 분리하므로 상향 과 하향 링크의 주파수는 같다^[2-4].

DPD(digital pre-distortion : 이하 DPD)는 디지털 전치 왜곡 장치이며 무선 통신 시스템에서 사용하는 신호처리 기술이다. 특히 고출력 전력증폭기에 디지털 신호처리 기술을 이용하여 사전에 모델링한 신호를 왜곡시켜 비선형성을 개선하여 비선형 왜곡을 개선한다. 비선형 왜곡 신호는 통신 시스템의 고속 데이터 전송을 방해하고 시스템의 성능을 저하할 수 있으므로 이를 개선하기 위해 DPD는 현재 기지국과 중계기에 사용되는 광대역 고출력 전력증폭기에 사용되고 있는 기술이다. 아래 Fig. 1에서 광대역 피드백을 위한 디지털 전치 왜곡기의 구조를 나타냈다^[5].

넓은 대역폭이 요구되는 광대역의 고출력 시스템에서는 상호 변조 왜곡 및 전송된 신호 정보를 DSP(digital signal processor : 이하 DSP)에 제공하는 것이 필요한데 이때 피드백 경로에 고성능 ADC(analog-digital converter : 이하 ADC)가 필요하며 고성능 ADC를 통하여 받은 정보에 대하여 DSP는 계산 알고리즘을 통해 전치 왜곡 선형화기(pre-distortion linearizer)기능을 조정하여 최적의 선형화 결과를 얻을 수 있다^[6].

Fig. 1에서 나타낸 것과 같이, DPD는 전력증폭기의 입력과 출력 사이의 전달 함수를 모델링하고 이를 사용하고 입력 신호를 사전 왜곡하여 원하는 출력 신호를 얻는다. 사전 왜곡을 통하여 전력증폭기에서 발생하는 비선형 왜곡 신호를 상쇄한다. 이때 신호처리 알고리즘인 DSP를 이용하여 구현한다^[7].

Fig. 1. Digital pre-distortion architecture for wideband feedback

전력증폭기의 비선형성은 입력 신호와 출력 신호의 관계가 선형적이지 않은 경우를 의미한다. 즉, 입력 신호가 변화할 때 출력 신호가 입력 신호에 비례하지 않게 동작하는 경우이다^[8]. 일반적으로, 비선형이 나타나는 요인은 교류 왜곡, 교차변조 왜곡, 추가적 고조파 발생, 압축과 불안정성 등이 있다^{[4, 9]}. 이 중에서, 교류 왜곡은 입력의 고주파 신호가 증폭되는 동안 변조로 인해 추가될 수 있다. 이는 출력에 입력되지 않은 다른 주파수가 발생하는 현상이다. 교차변조 왜곡은 전력증폭기의 원래 입력 신호와 관련된 주파수 간의 상호 간섭으로 왜곡이 발생하는 경우이다. 추가적인 고조파 발생은 원래 입력된 신호와 같이 출력 신호에 고조파가 발생하여 새로운 주파수 성분이 포함된 경우이다. 그리고 압축 및 불안정성은 전력증폭기가 사용 규격 범위 입력을 벗어나면서 발생할 수 있는 경우이다. 이러한 비선형 현상들은 통신 시스템에서 원하는 출력을 왜곡시켜 시스템 성능이 저하한다. 이처럼 여러 가지 이유로 비선형성이 발생하며 이러한 비선형 왜곡을 개선하기 위한 여러 가지 선형화 기법으로 DPD 방식이 널리 사용된다^[10-12].

위에서 언급한 TDD 방식으로 전송하기 위한 통신 장비를 구현할 시 이에 필요한 고출력 전력증폭기(high power amplifier: 이하 HPA)를 사용하게 되는데 제작 방식은 AMP의 선형화 방식 중 DPD 방식으로 제안하는 경우가 많으며 이는 디지털 필터를 이용한 광대역 제어가 쉽고 특성도 우수하기 때문이다^[13]. 그러나 이 과정에서 DPD 구동 또는 FA 변환 시 발생하는 피크 성분의 잡음이 HPA로 유입되어 HPA의 핵심 소자인 트랜지스터나 다른 소자를 파괴할 수 있는 위험이 있다. 본 연구에서는 이러한 위험성을 방지하기 위해 피크 성분의 잡음검출을 위한 신호 검출기, 비교기, 인버터, RF 스위치 등을 이용하여 피크전력 보호회로(peak power protection circuit)인 피크 제한기(peak limiter)를 제안하였다.

2. 회로 설계와 제작 및 시험

RF 입출력 신호, HPA, 그리고 본 연구에서 제안하는 피크 제한기의 결합된 구조를 Fig. 2에 나타냈다. 피크 제한기는 HPA 앞단에 위치한다. 즉 HPA 제일 앞단에 있는 구동 AMP 앞쪽이다. 이는 외부에서 유입되는 순간적인 피크 잡음을 제거하여 뒤쪽으로 유입될 수 있는 잡음을 제거함으로써 구동 AMP와 주 트랜지스터의 손상을 최소화하거나 손상을 미리 방지하는 역할을 한다. 구동 AMP 부분은 증폭기 전체의 이득을 증가시켜 주 AMP를 구동시키는 보조 증폭기 역할을 한다. 주 AMP는 고출력의 성능을 내기 위해서 사용되며 고 전력용 트랜지스터를 사용하여 RF 전력을 규격에 맞게 증폭하는 역할을 한다. 피드백 부분은 기본 샘플링 신호를 이용하여 DPD 기능을 보조하는 역할을 한다. 특정 주파수에서 기본 샘플링 정현파 신호의 주파수와 진폭을 조정하여 비선형 왜곡을 분석할 수 있다.

Fig. 2. The configuration diagram of HPA and peak peak limiter

Fig. 2의 A 부분에 위치하는 피크 제한기의 설계에 앞서 기본 블록 다이어그램을 살펴볼 필요가 있다. Fig. 3은 피크 제한기의 구조와 기능을 보여준다. 입력 신호를 검출하는 검출기가 있고 검출된 RF 신호를 기준 신호 전압과 비교하기 위하여 비교기를 사용하고 인버터를 이용하여 RF 스위치를 제어한다.

Fig. 3. The functions and structure of peak limiter

전체적인 동작을 설명하기 위해 피크 제한기의 신호 흐름도를 Fig. 4에 나타냈다. DPD 구동 시 또는 FA 변환 시 발생하는 피크 성분의 잡음이 HPA로 유입될 때 방향성 결합기(directional coupler)(1)를 통하여 RF 신호를 검출하여 피크 성분을 검출하며 검출된 신호는 고속의 비교기를 통해 기준 신호 값과 비교하여 출력된 값이 인버터를 거치지 않은 신호와 인버터를 거친 신호로 나누어 인가된다. 이때 고속의 비교기는 전파 지연 시간이 수 ns이며 상승 및 하강 시간 또한 수 ns 이내이다. 고속 비교기는 기준 전압 조정 단자가 있고 입력 검출기에서 기준 전압 이하의 신호가 나오면 low가 출력되고 기준 전압보다 높은 전압이 나오면 high로 출력되어 RF 스위치를 제어한다. 이때 제어 신호가 high이면 Fig. 4에 표시된 A로 동작하여 정상 연결된다. 그리고 제어 신호가 low이면 Fig. 4에 표시된 B로 연결되고 순간적으로 RF 구간을 50Ω 부하로 연결되어 A와 B의 격리도 만큼 감쇄한다. 이때 RF 스위치는 고속으로 동작한다.

Fig. 4에서 방향성 결합기(1)와 RF 스위치 사이에 감쇄용 PAD는 이득 조절용 가변저항을 적용해 필요시 전체 이득과 온도에 따른 이득변화를 보상하는 이득 조절용 전압 가변 감쇠기를 사용한다. 또한 피크 전력이 검출되면 회로와 RF 구간의 시간차를 맞추기 위해 지연 필터(delay filter)를 사용하기도 한다. 피크 제한기의 적용 구간에서 손실이 많이 발생하면 보상용 증폭기를 추가 적용하여 발생한 손실을 보상한다. 여기에서 방향성 결합기(2)는 피크 제한기가 정상동작 하는지 감시하기 위해 RF 스위치의 다음 단에서 RF 신호를 검출하여 정상 상태와 비정상 상태를 감시하고 비교하는 역할을 한다.

Fig. 4에서 CH1은 비교기의 출력을 나타내며 CH2는 Det.2의 출력을 나타낸다. 디지털 잡음이 발생하여 제어 신호보다 10dB 높은 신호의 피크 신호가 발생할 때 과 입력된 출력 파형을 CH2에서 볼 수 있다. 여기에서 피크 제한기를 통과하게 되면 CH1의 출력과 제어 신호가 동일한 출력을 나타내고 CH2에서 피크 전력의 출력 신호가 스위치의 격리도 만큼 15dB 감쇄하여 출력된다.

Fig. 4. Signal flow diagram in peak limiter

Fig. 5에서는 피크 제한기의 회로도를 제시하였다. 앞쪽에 있는 방향성 결합기(RCP2150Q10)에서 입력 신호를 검출한다. 여기에 LTC5536 RF 전력 검출기를 사용하고 RF 스위치는 HMC197를 사용하였다. LTC5536 은 쇼트키 다이오드 피크 검출기와 고속의 비교기가 내장 되어있으며 600MHz에서 7GHz 범위까지 가능하다. 그리고 NOT 게이트는 ELM7SHY04를 사용하였다.

Fig. 5. Circuit diagram of peak limiter

위의 Fig. 5에서 제시된 피크 제한기 회로의 PCB를 Fig. 6에 제시하였다.

Fig. 6. PCB for peak limiter

Fig. 6의 PCB에서 입출력 양단에 시험용 RF 커넥터(SMA 타입)을 연결하여 입출력 특성에 대한 네트웍 특성을 측정한 그래프를 Fig. 7과 Fig. 8에 나타냈다. 여기에서 RF 기능은 충실히 이행하며 동시에 HPA에 영향을 미치지 않을 정도의 손실과 부정합이 발생하지 않는 임피던스 정합값이 도출되는지 확인하였다. 피크 제한기 회로의 삽입 손실 값과 대역 내 평탄도를 측정한 그래프를 Fig. 7에 제시하였다. 삽입 손실은 피크 제한기 회로를 통과한 손실값으로 앞 단의 방향성 결합기의 손실값과 뒷 단의 RF 스위치의 손실값을 합친 값으로 –0.6dB 정도이다. 여기에 50Ω 선로상의 매칭 손실을 추가하면 –1.0dB 이하의 규격이며 이 규격은 신호가 주어진 시스템을 통과하면서 발생하는 손실이 미미함을 의미한다. 아래의 그래프에서 삽입 손실 평균값은 –1.0dB보다 낮은 –0.6248dB로 HPA에 적용하였을 때 전체 손실에 영향을 미치지 않는 아주 미미한 값으로 우수한 성능의 손실 값을 보여준다. 또한, 주어진 그래프에서 삽입 손실값은 주파수 값의 변화에 대해 매우 균일하다. 즉, 주어진 그래프에서 피크 사이의 간격은 0.203dB 정도로 평탄도 역시 시스템에 영향을 주지 않고 있으며 시스템은 매우 안정적이다.

Fig. 8에서는 피크 제한기 회로의 입력 정재파비(VSWR)를 측정한 그래프를 제시하였다. 전압 정재파비는 임피던스 정합 정도를 나타내는 데 사용되며 일반적으로 1.5 이하면 임피던스 정합으로 간주한다. 주어진 그래프에서 대부분의 주파수 영역에서 정재파비가 1.2 이하를 보여 임피던스가 정합 상태임을 확인할 수 있다.

Fig. 7. Insertion loss and flatness of over-input protection module

Fig. 8. VSWR of over-input protection module

3. HPA 입출력 특성 검증

피크 제한기의 성능을 검증하기 위해 현재 사용 중인 1800MHz HPA에 피크 제한기를 연결된 모습을 Fig. 9에서 제시하였다.

Fig. 9. The structure of (a) peak limiter, and (b) HPA

Fig. 10는 Fig. 9에 나타낸 HPA의 특성을 검증하기 위한 계측기 구성과 연결을 나타냈다. Fig. 10에서 사용한 계측기 구성은 신호 발생기 1대, 신호 분석기 1대, 전원 2대, RF 감쇠기 1대, 2 방향 분배기 1대, RF 파워미터 1대다. 전원은 +28V와 5.3V 전압을 공급하고 신호 발생기를 이용하여 LTE 20MHz 입력 파형을 사용하였다. HPA의 특성은 최대출력 규격이 48.5dBm이고 사용주파수는 1860MHz에서 1870MHz의 10MHz 대역폭을 갖는다. 그리고 이득은 42dB 이다. 사용 주파수 대역 대에서 HPA의 입력 대 출력 전력을 측정하였다.

Fig. 10. Instrumentation and configuration diagram for output measurement

피크 제한기를 적용하지 않은 경우와 완전한 선형성을 가진 HPA의 경우, 그리고 피크 제한기를 적용한 경우를 비교한 그래프를 Fig. 11에 나타냈다. 점선의 그래프는 선형적인 출력에 해당하며 동그라미로 표시된 그래프는 HPA가 피크 제한기를 사용하지 않은 경우의 출력을 나타내며 이때 최대 50dBm 출력값을 보였다. Fig. 11에서 x로 표시된 그래프는 피크 제한기가 적용된 출력에 해당하며 피크 검출기의 입력은 HPA의 최대 출력 기준으로 볼 때 HPA 입력 전력(P_in)이 8dBm 이하일 때 정상 동작하게 설정하였고 8dBm 이상이면 피크 제한기가 동작하여 스위치가 동작하면서 –20dBm 이하로 입력 신호를 낮추어 HPA에 입력하게 된다. 이와 같은 동작으로 x로 표시된 그래프는 최대출력에서 디지털 잡음이 발생하여 피크 신호로 인한 과입력으로 출력에 영향을 미칠 때 피크 제한기를 통과하면서 과-입력 신호가 20dBm 넘게 감쇄하여 대략 28dBm 이상으로 출력되는 것을 확인할 수 있다. 결론적으로, 보호회로를 이용하여 의도치 않게 야기된 높은 출력을 낮추고 주 트랜지스터의 입력을 낮추어 결국 트랜지스터를 보호할 수 있다.

Fig. 11. Comparison of input and output power of HPA

4. 결 론

본 연구는 TDD 방식으로 신호 전송을 위한 통신 장비 구현에 고출력 전력증폭기를 사용할 때 전력증폭기의 선형화 과정에서 발생할 수 있는 문제점을 해결하고 장비를 보호하는 방안을 제안하였다. DPD 구동 시 또는 FA 변환 시 발생하는 피크 성분의 잡음이 HPA로 유입되면서 RF 제어 출력 신호와 순간적으로 과-입력 신호가 입력되며 이때 필요 이상의 높은 입력으로 인해 HPA의 핵심 소자인 트랜지스터를 파괴할 수 있는 위험성이 야기되는데 이번 연구를 통하여 이를 방지할 수 있음을 보였다.

단품으로 제작 시험한 결과 과-입력 신호가 제어 출력 신호 대비 10dB 높은 상태에서 입력되는 것을 확인하였고 이때의 높은 입력값으로 인하여 트랜지스터를 파손되는 현상을 확인하였으며 이를 보호하기 위하여 피크 제한기를 적용하였고 피크 제한기를 통과한 과-입력 신호는 15dB 낮아졌다. 원래 과-입력 신호가 제어 출력 대비 10dB 높은 신호였으나 피크 제한기를 통과한 후 과-입력 신호가 제어 출력 신호 대비 5dB 낮아져 과-입력 신호가 개선됨을 확인하였다. 또한 실제 HPA에 연결 실험한 결과 과-입력 시 회로 출력을 20dBm 이상 낮추어 HPA의 기기를 보호할 수 있는 기능을 확인하였다.